ID do artigo: 000099074 Tipo de conteúdo: Documentação e informações do produto Última revisão: 19/06/2025

Por que não ss_cold_rst_ack_n afirmar dentro de 1ms de afirmar ss_cold_rst_n para uma mistura de configurações AN/LT e não-AN/LT no Subsistema Ethernet FPGA IP, simulação de variante F-Tile com o Software Quartus® Prime Pro Edition versão 2...

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 do Software Quartus® Prime Pro Edition, para configurações envolvendo uma mistura de topologia ANLT e não ANLT (por exemplo, Port0 - 100G_4 (AN = 1), Port4 - 10G_1 (AN = 0), Port5 - 25G_1 (AN = 1), etc.), quando o ss_cold_rst_n é afirmado, ss_cold_rst_ack_n não afirma mesmo após 1ms no Subsistema Ethernet FPGA simulação IP. Isso ocorre apesar de o comutador INTC_SIM_AN_LT_ENABLE ter sido definido, pois a versão do firmware (fw_version) não é carregada corretamente.

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.