ID do artigo: 000099078 Tipo de conteúdo: Solução de problemas Última revisão: 18/11/2024

Por que meus pinos de saída não são reconhecidos no Planejador de pinos Quartus® após a análise e síntese?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Pro Edition versão 23.3 ou mais recente, os sinais de saída sem atribuição de fios no Verilog HDL não são reconhecidos pelo Pin Planner após a análise e síntese. Em versões anteriores do Software Quartus® Prime Pro Edition, não foram necessárias atribuições de fios.

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.