ID do artigo: 000099103 Tipo de conteúdo: Mensagens de erro Última revisão: 13/06/2024

Error (11193): a porta de saída "OUTCLK[<number>]" de "CMU_FPLL" não pode se conectar à porta PLD "I[<number>]" de "IO_OUTPUT_BUFFER" para "nó<pin name="">".</pin></number></number>

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema nas versões 22.3 a 23.3 do Software Quartus® Prime Pro Edition, você verá esse erro quando uma saída de clock de um FPLL estiver conectada a um pino de saída usando padrões de E/S LVTTL de 2,5 V, 3,0 V ou 3.0 V LVCMOS em dispositivos Arria® 10 e Cyclone® 10 GX.

Resolução

Este problema foi corrigido a partir da versão 23.4 do software Quartus® Prime Pro Edition

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.