Descrição
O Hard Processor Agilex™ 5 FPGA IP relata o seguinte erro ao selecionar "Substituir clocks mpu".
Erro: divide por zero
durante a execução
"expr ($Fref /$count)"
(procedimento linha "pll_compute_clock_counter" 5)
invocado de dentro
"pll_compute_clock_counter $mpu_ref $mpu_freq dsu_ctr"
(procedimento "clkmgr::calculate_clk_mgr_values" linha 151)
invocado de dentro
"clkmgr::calculate_clk_mgr_values"
(procedimento "validar" linha 9)
invocado de dentro
"validar"
Este problema deve-se ao cálculo incorreto para a configuração válida do clock.
Resolução
Avisos e erros são adicionados no Software Quartus® Prime Pro Edition versão 24.2 e posteriores para relatar configurações de clock não suportadas e incluir sugestões para as configurações corretas.