Você pode receber esse erro no Software Quartus® Prime Pro Edition quando usa um pino GPIO como clock de referência para um IOPLL FPGA IP em um dispositivo Agilex™ 7.
Para evitar esse erro, siga as etapas abaixo:
- Use este pino GPIO como um clock de entrada para um IP de Ponte de clock e use o clock de saída do IP do Clock Bridge como clock de referência para o IOPLL FPGA IP.
- Defina este sinal de entrada GPIO como um "sinal global" no Editor de atribuição.