ID do artigo: 000099210 Tipo de conteúdo: Solução de problemas Última revisão: 02/08/2024

Por que eu obtenho um erro de simulação com o F-Tile Dynamic Reconfiguration Suite FPGA IP Design Example with Ethernet and AN/LT (Auto-Negotiation and Link Training) IP quando habilitado com PTP (Precision Time Protocol)?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema nas versões 23.4 e 24.1 do Software Quartus® Prime Pro Edition, alguns projetos de exemplo para a Suíte de reconfiguração dinâmica F-Tile FPGA IP com AN/LT e PTP habilitados podem falhar na simulação com falhas de precisão.


Resolução

Para evitar falhas durante a simulação, desmarque a simulação rápida na GUI e use uma simulação normal.

Este problema está corrigido a partir da versão 24.2 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.