ID do artigo: 000099247 Tipo de conteúdo: Mensagens de erro Última revisão: 06/10/2025

Erro (13224): erro de VERilog HDL ou VHDL em altera_merlin_burst_adapter_13_1.sv(971): o índice 11 está fora do intervalo [10:0] para 'd0_int_nxt_addr'

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ponte AXI Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Pro Edition versão 24.2 ou anterior. Você verá o erro mostrado acima quando a Largura de endereço for definida para menos do que o requisito de largura de endereço mínimo correto no IP FPGA Ponte AXI. O erro será visto durante a etapa de análise e síntese do Quartus® Prime Pro.

Resolução

Para solucionar esse problema no Software Quartus® Prime Pro Edition versão 24.2 ou anterior, siga as etapas abaixo:

  1. Clique duas vezes em Ponte AXI FPGA IP no Platform Designer.
  2. Aumente a largura de endereço nos parâmetros da ponte para a ponte AXI FPGA IP.
  3. Clique no botão Generate HDL.
  4. Salve as alterações antes de atualizar.
  5. Execute novamente a etapa de Análise e Síntese no software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Cyclone® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.