ID do artigo: 000099253 Tipo de conteúdo: Solução de problemas Última revisão: 25/06/2025

Por que eu vejo diferentes hashes de E/S de HPS em projetos de FPGA baseados em SDM com o modo de inicialização hps first, onde o HPS EMIF IP não é instanciado?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 ou anterior do software Quartus® Prime Pro Edition, o HPS IO hash gerado para a Fase 1 e os fluxos de bits da Fase 2 podem mudar entre as construções se o HPS EMIF não for instanciado em um projeto habilitado para HPS. Isso afeta os projetos nos quais o modo de inicialização é definido como "HPS First".

Resolução

Você pode usar a atribuição QSF para evitar este problema:

set_global_assignment -name INI_VARS "asm_constant_hpsio_hash = on"

Isso está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.