Descrição
Devido a um problema na versão 24.2 do Software Quartus® Prime Pro Edition, para o Serial Lite IV FPGA IP Tile F no modo RX simplex para taxa de dados de PMA acima de 25 Gbps no cenário em que o respectivo canal TX não é usado, você observará a falha de link-up RX:
- rx_block_lock: 1'b0
- rx_pcs_ready: 1'b0
Resolução
Para contornar esse problema, você pode usar os seguintes dois métodos:
- Coloque um Serial Lite IV Tile F redundante FPGA IP com o modo TX Simplex no mesmo canal.
- Altere o Serial Lite IV do F-Tile FPGA IP para o modo duplex.
Não há nenhum plano para corrigir o problema acima.