ID do artigo: 000099281 Tipo de conteúdo: Solução de problemas Última revisão: 16/06/2025

Por que o projeto GTS Serial Lite IV FPGA IP com simulação de falha de taxa de dados PMA de 16 Gbps quando a frequência do clock de referência PMA é definida como 160 MHz?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Pro Edition versão 24.2, você pode observar que o projeto GTS Serial Lite IV FPGA IP falha na simulação enquanto passa o teste de hardware para as seguintes configurações:

  • Taxa de dados PMA: 16 Gbps
  • Frequência do clock de referência PMA: 160 MHz

Resolução

Para contornar esse problema, você pode escolher uma frequência de clock de referência diferente, por exemplo: {100, 125, 200, 240, 250, 300, 320, 375} MHz.

Este problema está corrigido a partir da versão 24.3 do software Quartus® Prime Pro Edition

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.