O Software Quartus® Prime Pro Edition versão 24.2 oferece suporte limitado de hardware para IPs Agilex™ 5 ou recursos de acordo com a tabela abaixo. Além disso, os modelos de dispositivo, fluxos de bits e firmware para os dispositivos não são finalizados.
Problemas conhecidos que afetam a funcionalidade específica do Agilex™ 5 podem ser referentes à pesquisa de artigos da base de conhecimento do Agilex 5.
|
Recursos/IP do dispositivo |
IP/funções não validadas no hardware para 24.2 | |
|
Transceptor |
PHY direto PMA/FEC GTS FPGA IP |
Modo direto do PCS |
|
Sequenciador de reinicialização gts FPGA IP | ||
|
Clocks PLL do sistema GTS FPGA IP | ||
|
Kit de ferramentas do transceptor de GTS |
Opções fec | |
|
Ethernet |
GTS Ethernet FPGA Hard IP |
Sincronização, recursos MAC (SFC, PFC, CRC), adaptação manual |
|
Loopback do cliente em ED | ||
|
Ethernet de baixa latência de 40G FPGA IP |
Sincronize, recursos MAC (SFC, PFC, CRC). | |
|
Ethernet de velocidade tripla FPGA IP |
Loopback no MII/GMII, interface RGMII, controle de fluxo, cabeçalho de pacote alinhado com 32 bits | |
|
Kit de ferramentas Ethernet |
Várias instâncias sem PTP | |
|
Loopback externo com PTP | ||
|
Pcie |
IP de FPGA de streaming AXI GTS para PCI Express |
Exemplo de projeto, PTM |
|
Interlaken |
GTS Interlaken FPGA IP |
IP não validado no hardware |
|
JESD204 |
JESD204C GTS FPGA IP |
IP não validado no hardware |
|
PHYLITE |
PHY Lite para interfaces paralelas FPGA IP |
IP não validado no hardware |
|
HPS |
Processadores e periféricos | |
|
Vídeo |
E/S FPGA displayPort |
IP não validado no hardware |
|
GTS DisplayPort Phy Altera FPGA IP |
IP não validado no hardware | |
|
GTS HDMI FPGA IP |
IP não validado no hardware | |
|
Processadores e periféricos GTS SDI II FPGA IP |
IP não validado no hardware | |