Por que alternar p0_pin_perst_n_i falha em redefinir os links de PCI Express* nos dispositivos Agilex™ 5 FPGA série E E no Software Quartus® Prime Pro Edition versão 24.2?

Para um link PCIe em um banco de transceptor, há dois pinos nos bancos HVIO com uma função opcional como redefinição de plataforma PCIe (Nº PERST) para o link PCIe no banco. Você pode conectar o NÚMERO PERST a qualquer um dos pinos de reinicialização. O pino de redefinição, não usado como nº PERST, pode ser usado como um sinal HVIO genérico. Por exemplo, se o pino PIN_PERST_N_CVP_L1A_0 no Banco 5A estiver conectado ao PERST# para o link PCIe no Bank L1A, o PIN_PERST_N_CVP_L1A_1 no Bank 5B pode ser atribuído como um sinal HVIO genérico.

Devido a um problema nos dispositivos ES, designando qualquer um dos dois pinos de reinicialização como PERST# não redefine o link PCIe.

Para o agilex™ 5 FPGA série E na versão atual do software Quartus® Prime, você deve atribuir as portas p0_pin_perst_n_i e p0_pin_perst_n_1_i à localização dos pinos de reinicialização nos bancos HVIO, conforme mostrado na tabela a seguir. Conecte o Nº PERST a qualquer um dos pinos de reinicialização. O outro pino de redefinição, não usado como nº PERST, deve ser deixado flutuando no nível da placa. Por exemplo, para um link PCIe no banco GTS L1B, atribua p0_pin_perst_n_i para fixar PIN_PERST_N_CVP_L1B_0 e atribuir p0_pin_perst_n_1_i para fixar PIN_PERST_N_CVP_L1B_1. Se você conectar o NÚMERO PERST à PIN_PERST_N_CVP_L1B_0, deixe PIN_PERST_N_CVP_L1B_1 flutuando no nível da placa. Amarre a porta i_gpio_perst0_n à lógica alta.

Você deve atribuir pull-down fraco para fixar portas predefinidas no arquivo de configuração do Software Quartus® Prime Pro.

• set_instance_assignment -nome WEAK_PULL_DOWN pinos ON -para < p0_pin_perst_n_i>
• set_instance_assignment -nome WEAK_PULL_DOWN pino ON -para <p0_pin_perst_n_1_i>
  

Este problema foi corrigido a partir da versão 24.3 do software Quartus® Prime Pro Edition.