ID do artigo: 000099335 Tipo de conteúdo: Solução de problemas Última revisão: 16/06/2025

Por que a simulação da Ethernet GTS FPGA Hard IP para o dispositivo Agilex™ 5 FPGA série E (Grupo A), ao usar o PLL do sistema no modo personalizado, falha com o Software Quartus® Prime Pro Edition versão 24.2?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.2 do Software Quartus® Prime Pro Edition, a simulação da Ethernet GTS FPGA Hard IP para o dispositivo Agilex™ 5 FPGA série E (Grupo A) ao usar o System PLL no modo personalizado falha nas condições abaixo.

  • Usando o PLL do sistema no modo personalizado
  • Frequência de clock de referência da Ethernet GTS FPGA Hard IP é de 322,265625 MHz
  • A frequência do clock de saída da Ethernet GTS FPGA Hard IP é configurada para 937,5 MHz

Resolução

Este problema foi corrigido a partir da versão 24.3 do software Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.