ID do artigo: 000099391 Tipo de conteúdo: Errata Última revisão: 13/06/2025

Por que um erro de link-up é visto em simulação usando a Ethernet F-Tile FPGA Hard IP quando usado no projeto de exemplo do sistema MACsec FPGA IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema nas versões 24.1 e 24.2 do Software Quartus® Prime Pro Edition, a Ethernet F-Tile FPGA Hard IP mostra um erro de link-up, fazendo com que a redefinição de transmissor reconheça e a estabilidade das vias de transmissor falhe.

Esse problema é visto em projetos personalizados, como no projeto de exemplo de sistema MACsec FPGA IP.

Resolução

Este problema foi corrigido a partir da versão 24.3 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.