ID do artigo: 000099410 Tipo de conteúdo: Solução de problemas Última revisão: 18/09/2025

Por que o MAC Ethernet de baixa latência 10 G F-Tile FPGA IP mostra o kit de desenvolvimento alvo como uma placa P-Tile e E-Tile?

Ambiente

    Intel® Quartus® Prime Pro Edition
    MAC Ethernet de baixa latência de 10G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.2 do software de projeto Quartus® Prime Pro Edition, a aba F-Tile Low Late Ethernet 10 G MAC FPGA IP GUI Example Design mostra a placa de destino como Agilex™ 7 FPGA Kit de desenvolvimento da série F (Production P-Tile e E-Tile) quando o alvo é um dispositivo baseado em F-Tile.

Resolução

Este problema é corrigido na versão 24.3 do software de projeto Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.