Por que eu obtenho um erro de simulação "wr_data é X" para a Ethernet F-Tile FPGA Hard IP com Auto-negociação e treinamento de link (AN/LT) habilitado?

Devido a um problema nas versões 24.1 e 24.2 do Software Quartus® Prime Pro Edition, você pode ver um erro "wr_data is X" durante a simulação para Ethernet F-Tile FPGA Hard IP com Treinamento de autonegação e link (AN/LT) habilitado. Durante a execução da simulação, este erro ocorre para a variante 25GE-1 com o projeto de exemplo de interface do cliente "apenas MII PCS".

Para contornar esse problema, execute as seguintes etapas:

1. ) Acesse a pasta <your_design_path>/example_testbench
2. ) Abrir arquivo testbench "basic_avl_tb_top.sv"
3. ) Adicione atraso de ~20us para a desmarcar de "i_reconfig_reset" conforme mostrado abaixo
   
4. ) Execute a simulação, conforme explicado no Guia do usuário do exemplo de projeto.

Este problema foi corrigido a partir da versão 24.3 do software Quartus® Prime Pro Edition.