Modelos BSDL Agilex™

Navegue pelos arquivos da linguagem de descrição de boundary-scan (BSDL) por dispositivos específicos e escolha o pacote de dispositivo apropriado. O mesmo arquivo BSDL pode ser usado independentemente do nível de velocidade ou temperatura.

{"limitDisplayedContent":"showAll","collectionRelationTags":{"relations":{"EXCLUDE":["etm-ececc448f2f54f0e87cdf5558856b275","etm-f6e0d09943a943d383e81b5f64a3956c"],"AND":["etm-081db853a9a148959ca49c264f8ee5be","etm-9B04DD8D-7CC4-4535-9916-A9509D5E6911"]},"featuredIds":[]},"collectionId":"653148","resultPerPage":50.0,"filters":[{"facetId":"guidetm9B04DD8D7CC445359916A9509D5E6911","field":"stm_10385_pt","type":"hierarchical","basePath":"Primary Content Tagging","displayName":"Portfólio FPGA Da Agilex™ ","deprecated":false,"rootFilter":"guidetm9B04DD8D7CC445359916A9509D5E6911","rootPath":["Primary Content Tagging","FPGAs Intel®","Dispositivos programáveis Intel®","FPGAs e FPGAs SoC Intel® Agilex™"],"position":0},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":1}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","collectionGuids":["etm-9B04DD8D-7CC4-4535-9916-A9509D5E6911","etm-081db853a9a148959ca49c264f8ee5be"],"cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"coveoSplitSize":0,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":false,"dateColumn":false,"versionColumn":false,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"Data","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"Versão","width":135,"selected":true}],"updateCollateralMetadataEnabled":true,"relatedAssetsEnable":true,"disableExpandCollapseAll":false,"enableRelatedAssetsOnExpandAll":false,"disableBlueBanner":false,"isICS":false}

Você deve executar a instrução MISCCTRL para habilitar o circuito de varredura de limites em Intel® Agilex™ dispositivos.

  • Exemplo 1. Instrução MISCCTRL
  • SIR 10 TDI (013);
  • ESTADO INATIVO;
  • SDR 8 TDI (01);

Se tiver dúvidas, você pode encontrar as opções de suporte disponíveis no Suporte ao cliente Intel®. Os clientes da Intel com Suporte Premier Intel® podem encontrar tópicos de ajuda e treinamento no Suporte Premier Intel®.

Você também pode buscar a Comunidade Intel® para fazer e responder perguntas sobre a família de produtos de FPGAs e soluções programáveis.

Para obter informações sobre testes de boundary-scan, consulte a página de suporte do Intel BSDL .

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.