suporte Intel® FPGA BSDL
A Intel® fornece arquivos de Boundary Scan Description Language (BSDL) para as especificações padrão IEEE 1149.1, padrão IEEE 1149.6 e padrão IEEE 1532, dependendo do dispositivo programável.
Introdução
Os arquivos boundary scan description language (BSDL) fornecem uma sintaxe que permite que o dispositivo execute Testes de boundary-scan (BST) e programabilidade no sistema (ISP). Os arquivos IEEE BSDL disponíveis neste site são usados para pré-configuração BST. Você pode usar o arquivo BSDL, independentemente do nível de velocidade ou temperatura do dispositivo.
Para BST pós-configuração, ferramentas e diretrizes de geração são fornecidas na seção para ferramentas BSDL.
Os modelos BSDL são testados com ferramentas disponíveis no momento do lançamento. Os arquivos BSDL são verificados com sintaxe usando ferramentas disponíveis dos seguintes fornecedores: JTAG Technologies, ASSET Intertech - Agilent Technologies, Corelis, GOEPEL Electronic e Temento Systems.
Modelos IEEE 1149.6
A Intel fornece os seguintes modelos de BSDL IEEE 1149.6 para as famílias de dispositivos listadas para testes de boundary-scan de pré-configuração (BST). Os modelos suportam o padrão IEEE 1149.6, com exceção de que a instrução SAMPLE não é suportada para todos os pinos de HSSI. Os modelos são específicos em densidade e no pacote. Você pode usar o modelo de BSDL, independentemente do nível de velocidade ou temperatura do dispositivo. Acesse as coleções da família de dispositivos BSDL vinculadas para acessar os modelos BSDL.
Família dedispositivos 1 |
Prefixo do número da peça |
|---|---|
AGF, AGI, AGM |
|
Intel® Stratix® 10 (consulte também IEEE 1149.1 para HPS) |
1S |
Intel® Arria® 10 (consulte também IEEE 1149.1 para HPS) |
10h |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
Notas:
|
|
Modelos IEEE 1149.1
A Intel fornece os seguintes modelos de BSDL IEEE 1149.1 para as famílias de dispositivos listadas para testes de boundary-scan de pré-configuração (BST). Os modelos são específicos em densidade e no pacote. Você pode usar o modelo de BSDL, independentemente do nível de velocidade ou temperatura do dispositivo. Acesse as coleções da família de dispositivos BSDL vinculadas para acessar os modelos BSDL.
Família dedispositivos 1 |
Tipo |
Prefixo do número da peça |
|---|---|---|
® Intel Stratix 10 HPS SX/ST (consulte também IEEE 1149.6) |
FPGA/HPS |
1SX/1ST |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
® Intel Arria 10 (consulte também IEEE 11.49.6) |
FPGA/HPS |
10AS |
FPGA |
5A |
|
| Arria® II GX | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5C |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
10 M |
|
CPLD |
5M |
|
CPLD |
EPM |
|
Config |
EPC |
|
Notas:
|
||
Modelos e ferramentas IEEE 1532
A Intel fornece os seguintes modelos de BSDL IEEE 1532 para as famílias de dispositivos listadas para testes de boundary-scan de pré-configuração (BST). Os modelos são específicos em densidade e no pacote. Você pode usar o modelo de BSDL, independentemente do nível de velocidade ou temperatura do dispositivo. Acesse as coleções da família de dispositivos BSDL vinculadas para acessar os modelos BSDL.
Você precisará de um arquivo BSDL IEEE 1532 (algoritmo de programação) e um arquivo configurável no sistema (ISC) (dados de programação) para executar a programabilidade no sistema (ISP).
Os métodos de geração do arquivo ISC podem ser obtidos no manual de referência do arquivo Intel® Quartus® Prime Pro Edition Settings, capítulo sobre GENERATE_CONFIG_ISC_FILE.
Família dedispositivos 1 |
Prefixo do número da peça |
|---|---|
10 M |
|
5M |
|
EPM |
|
EPC |
|
Notas:
|
|
Ferramentas de conversor SVF para ISC
Scripts TCL são usados para gerar arquivos ISC (na configuração do sistema) usando arquivos SVF (Formato de vetor serial).
Ferramenta específica do dispositivo |
Descrição |
|---|---|
| O ISC será usado para programar o MAX10 usando o arquivo BSDL IEEE 1532. O usuário precisa baixar o arquivo IEEE 1532 e também o arquivo ISC para programar os dispositivos MAX10. | |
| Este script é direcionado apenas em dispositivos MAX V. Para programar o dispositivo MAX V usando o padrão IEEE 1532, os usuários precisam do arquivo ISC além do arquivo BSDL IEEE 1532. Este script TCL é para gerar o arquivo ISC (In System Configuration) a partir do arquivo SVF (Serial Vector Format). | |
Conversor de EPC (dispositivos de configuração) SVF para ISC |
Para programar o dispositivo EPC usando IEEE1532 padrão, o usuário também precisará do arquivo ISC além do arquivo BSDL IEEE1532, que descreverá os dados ou o projeto do usuário. Normalmente, os usuários obterão o arquivo ISC do Quartus, mas atualmente o Quartus não oferece suporte à geração de arquivos ISC para dispositivos EPC devido a algumas razões. O suporte será no Quartus® 4.2. Até lá, o usuário poderá usar o script svf2isc para gerar o arquivo ISC necessário para fazer programação. |
Ferramentas de BSDL para pós-configuração BST
Para o Boundary Scan Testing (BST) pós-configuração, um script TCL é usado para gerar o arquivo BSDL pós-configuração com base no projeto e atribuição de pinos do arquivo PIN do Quartus® Prime. Os recursos são específicos da família de dispositivos e incluem a ferramenta de script e documentação de geração.
| Prefixo de número | de peça1da família de dispositivos |
|---|---|
Intel Agilex® 7 gerador BSDL pós-configuração série F e série I |
AGF e AGI |
| Intel® Stratix® 10 criador de BSDL pós-configuração | 1S |
| gerador BSDL pós-configuração Intel® Arria® 10 | 10h |
| Intel® Cyclone® 10 LP, gerador BSDL pós-configuração Intel® Cyclone® 10 GX | 10CL, 10CX |
| Intel® MAX® 10 Criador de BSDL pós-configuração | 10 M |
| Gerador BSDL pós-configuração MAX® V | 5M |
Geração de arquivos BSDL no Quartus® II (Stratix® V, Stratix® IV, Arria® V, Arria® II, Cyclone® V, Cyclone® IV, Cyclone® III LS e MAX® V) |
5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M |
| Personalizador BSDL (Stratix® III, Cyclone® III, Cyclone® II, MAX® II) | EP3S, EP3C, EP2C, EPM |
Notas: 1. Para famílias de dispositivos herdadas – acesse as respectivas Coleções de dispositivos Intel® FPGA de legado e suporte de produtos. |
|
Documentação relacionada
- Veja todas as notas de aplicação JTAG
- Documentação JTAG Intel Agilex® 7
- Documentação do Intel® Stratix® 10 JTAG
- Documentação JTAG Intel® Arria® 10
- Documentação JTAG Intel® Cyclone® 10 GX
- Documentação JTAG do Intel® Cyclone® 10 LP
- Documentação JTAG Intel® MAX® 10
- Documentação JTAG Stratix® V
- Documentação JTAG Stratix® IV
- Documentação JTAG Stratix® III
- Documentação JTAG Arria® V
- Documentação JTAG Arria® II
- Documentação do V JTAG Cyclone®
- Documentação JTAG Cyclone® IV
- Documentação JTAG Cyclone® III
- Documentação JTAG Cyclone® II
- Documentação JTAG MAX® V
- Documentação JTAG MAX® II
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.