Intel® FPGA de revisão esquemática
Intel® FPGA fornece planilhas de revisão esquemáticas destinadas a ajudá-lo a revisar seu esquema e aderir às diretrizes da Intel. Essas planilhas são baseadas nas respectivas Diretrizes de conexão de pinos de dispositivo e em outras documentações Intel FPGA aplicáveis às conexões de pinos de nível de placa que precisam ser consideradas quando você finalizar seu esquema. As planilhas de revisão esquemáticas estão vinculadas nas tabelas abaixo para download no formato de documento do Microsoft* Office Word.
Para obter informações sobre testes de varredura de limites, consulte a página de suporte do Intel BSDL .
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.