Configuração paralela ativa
Você pode executar a configuração de flash paralelo ativo (AP) usando uma memória flash paralela CFI (Common Flash interface) com suporte. Durante a configuração AP, o dispositivo Intel® FPGA é o host e a memória flash paralela é o agente. Os dados de configuração são transferidos para o dispositivo Intel FPGA nos pinos DATA[15:0]. Esses dados de configuração estão sincronizados com a entrada DCLK. Os dados de configuração são transferidos a uma taxa de 16 bits por ciclo de relógio. A frequência DCLK impulsionada pelo dispositivo Intel FPGA durante a configuração AP é de aproximadamente 40 MHz.
Para obter mais informações, consulte o capítulo de configuração do dispositivo Intel FPGA relevante no manual de configuração.
Método de configuração
- Usando uma memória flash comum (CFI) com suporte
Nota de aplicação
- AN 478: Usando o carregador de flash paralelo baseado em FPGA com o software Quartus® II (PDF) ›
- Método para usar a interface JTAG do FPGA para executar a programação no sistema para o dispositivo de memória flash paralela.
Literatura Relacionada
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.