Configuração Assíncroda Paralela Passiva
Durante a configuração do PPA, os dados são transferidos de um dispositivo de configuração, memória flash ou outro dispositivo de armazenamento para o dispositivo Intel® FPGA nos pinos DATA[7..0]. Este esquema de configuração é assíncrono, por isso os sinais de controle regulam o ciclo de configuração.
Para obter mais informações, consulte o capítulo de configuração do dispositivo Intel® FPGA relevante no Manual de Configuração.
Método de configuração
- Usando um host inteligente, como microprocessador ou CPLD
Design de referência
- MAX® controlador de configuração de série usando papel branco de memória flash (PDF) ›
- Usando um MAX® ou MAX® II CPLD como controlador de configuração para configurar os FPGAs intel® a partir da memória flash
- Código Fonte (ZIP) em Verilog e VHDL
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.