O modelo fornecido contém um Avalon verilog de memória mapeada (MM) empacotado como um componente pronto para sopc builder. O componente é parametrizável, permitindo que você selecione a funcionalidade por registro. Você pode usar o componente com qualquer família de dispositivos Intel® suportada pelo SOPC Builder. O componente é baseado em Verilog, para que você possa adicionar sua própria funcionalidade ou simplesmente usá-la como referência. Para facilitar o uso, o componente usa callbacks Tcl para permitir que você faça alterações de configuração automaticamente em um ambiente de GUI.
Você pode usar este componente como uma substituição para o componente PIO que está disponível no SOPC Builder. Este componente implementa a mesma lógica, mas é duplicado para até 16 pares de E/S. Este componente também suporta larguras de dados que variam de 8 a 1.024 bits com um modo de loopback opcional para permitir que desenvolvedores de software readem o conteúdo da saída. A versão 2.0 deste componente suporta portas de entrada (ou arquivos de registro de leitura) com capacidades de interrupção para larguras de dados que variam de 8 a 32 bits. As interrupções são geradas pela alternância de dados de borda ascendente nas portas de entrada.
Tabela 1. Modos de componente
Modo |
Descrição |
|---|---|
Apenas saída |
Registro de saída exposto no nível superior, a entrada é desabilitada |
Somente entrada |
Registro de entrada exposto no nível superior, a saída está desabilitada |
Saída e entrada |
Registros de saída e de entrada expostos no nível superior |
Saída com Loopback |
Registro de saída exposto no nível superior, registro de saída suporta leituras, a entrada é desabilitada |
Desativado |
A saída e a entrada estão desativadas |
O componente também fornece opcionalmente sinais de sincronização que você pode usar para determinar quando um Avalon-MM principal acessa um dos registros. Por exemplo, sua própria lógica personalizada conectada a uma das portas de dados de saída pode usar os sinais de sincronização para significar que os dados são válidos. Outro exemplo é que uma das entradas pode ser conectada a um buffer FIFO. Os sinais user_chipselect e user_read podem ser usados como sinal de reconhecimento de leitura para o buffer FIFO.
Usando este exemplo de projeto
- Baixe o modelo secundário Avalon-MM (.zip).
- O arquivo .zip contém todos os arquivos de hardware necessários para reproduzir o exemplo.
- Faça o download Avalon-MM do modelo secundário README (.txt).
O uso deste design é regido pelos termos e condições do Contrato de licença de exemplo de projeto Intel®