Este exemplo de design consiste apenas no design de hardware para uso com um sistema operacional compatível que suporta a unidade de gerenciamento de memória (MMU). A seção de hardware consiste no núcleo Nios® II/f com MMU habilitado com o vetor de reinicialização apontando para a memória flash e o vetor de exceção que aponta para a memória DDR3.
Você pode usar este design como ponto de partida para construir seus próprios sistemas de processadores Nios® II MMU habilitados para MMU. Este design suporta os seguintes kits Intel® FPGA de desenvolvimento:
Especificações de design de hardware
- Nios® II/f core com módulo de depuração JTAG
- Controlador SDRAM DDR3
- Interface comum de memória flash (CFI)
- Controle de acesso de mídia Ethernet de velocidade tripla (MAC)
- JTAG UART
- Temporizador do sistema
- Temporizador de alta resolução
- Contador de desempenho
- E/S paralelo de LED (PIOs)
- PIOs com botão
- Periférico de ID do sistema
- TX/RX SGDMA
- Memória on-chip
Usando este exemplo de projeto
O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.
Baixe os arquivos zip adequados para o seu kit abaixo.
Stratix® IV:
- Arquivo zip 4SGX230 Nios® II MMU (14.1) ›
- Arquivo zip 4SGX230 Nios® II MMU (14.0) ›
- Arquivo zip 4SGX230 Nios® II MMU (13.1) ›
Cyclone® III:
Nota: Cyclone® família de dispositivos III não é compatível com o ACDS versão 14.0 e superior.
Links relacionados
Para obter mais informações, você também pode consultar os links abaixo: