Este exemplo de design mostra o uso de memória bem acoplado em designs que incluem Nios II processador. Ao habilitar o host de memória firmemente acoplado do processador, Nios II o processador ganha acesso fixo de baixa latência à memória no chip para aplicações críticas de desempenho. Este design é fornecido para os seguintes kits Intel® FPGA de desenvolvimento:
- Nios II kit de avaliação embarcada, Cyclone® III Edition
- Kit de desenvolvimento de sistemas embarcados, Cyclone III Edition
- Stratix® iv GX FPGA de desenvolvimento
Usando este exemplo de projeto
- O uso de memória bem acoplado com o tutorial Nios II processador descreve as instruções detalhadas para criar um sistema Nios II que usa memória bem acoplado.
- tcm.zip contém os arquivos C necessários para executar o design conforme explicado no documento.
- Nios II de design padrão Ethernet fornece a plataforma de hardware na qual o design é executado.
O uso deste design é regido e está sujeito aos termos e condições do Contrato de licença de exemplo de design intel®.
Requisitos de hardware
- Nios II núcleo com host bem acoplado
- Memória on-chip
- Controlador SDRAM DDRx
- JTAG UART
- Temporizador do sistema
- Temporizador de alta resolução
- Contador de desempenho
- E/S paralelo de LED (PIOs)
- Periférico de identificação do sistema (ID)
Links relacionados
Para obter mais informações sobre como usar este exemplo em seu projeto, acesse: