Exemplo de design ethernet de velocidade tripla

Recomendado para:

  • Dispositivo: Stratix® IV

  • Dispositivo: Cyclone® III

  • Quartus®: v13.0 - v14.1

author-image

Por

Este exemplo de design consiste em hardware e software. A seção de hardware consiste no núcleo Nios® II/f com o vetor de reinicialização apontando para a memória flash e o vetor de exceção apontando para a memória DDR3. O sistema de hardware também consiste no MAC Ethernet de velocidade tripla e um núcleo de acesso direto de memória (PDF) de dispersão para TX e RX.

Você pode usar o design Ethernet de velocidade tripla para avaliar o controle de acesso de mídia Ethernet de velocidade tripla (MAC) ou usá-lo como ponto de partida para o seu próprio design de sistema Ethernet. Este design suporta os seguintes kits Intel® FPGA de desenvolvimento:

Especificações de design de hardware

  • Nios II/f com módulo de depuração JTAG
  • Controlador SDRAM DDR3
  • Interface comum de memória flash (CFI)
  • MAC Ethernet de velocidade tripla
  • JTAG UART
  • Temporizador do sistema
  • Temporizador de alta resolução
  • Contador de desempenho
  • E/S paralelo de LED (PIOs)
  • PIOs com botão
  • Periférico de ID do sistema
  • TX/RX SGDMA
  • Memória on-chip

Usando este exemplo de projeto

O uso deste design é regido e está sujeito aos termos e condições do Contrato de licença de exemplo de projeto intel®.

Baixe os arquivos zip adequados para o seu kit abaixo.

Stratix IV:

Cyclone III:

Nota: Cyclone família de dispositivos III não é suportada no ACDS versão 14.0 e acima.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.