O exemplo FPGA de pontes para HPS exerce as interfaces mapeadas de memória do sistema de processador rígido (HPS) expostas à malha FPGA. O projeto executa testes de memória escrevendo e lendo a memória HPS usando várias portas do HPS e mede o desempenho dos movimentos de dados.
O design é fornecido para os seguintes kits de desenvolvimento:
O design é compilado usando as seguintes ferramentas:
- Intel® Quartus® software Prime v16.0
- Intel® SoC FPGA de design embarcado (EDS) v16.0
O projeto usa um par de SGDMAs modulares e um controlador e um controlador de padrões binários pseudorandom (PRBS) para mover dados entre a malha FPGA e o controlador SDRAM HPS e testa a integridade dos dados. O projeto exercita a ponte FPGA-para-HPS para realizar acessos cacheáveis e não cacheáveis ao SDRAM. O design também exerce as interfaces FPGA-para-SDRAM, que permitem que o FPGA acesse o SDRAM HPS diretamente sem passar dados através da porta de coerência do acelerador hps L3 ou da unidade de proteção de memória (MPU).
Especificações de design de hardware
- Arria® 10 HPS
- 1 GB de DDR4-SDRAM
- Subsistema de acesso direto à memória (DMA)
- mSGDMA
- Verificação de padrões PRBS (propriedade intelectual personalizada (IP) fornecida com este design)
- Gerador de padrões PRBS (IP personalizado fornecido com este design)
Usando este exemplo de projeto
Baixe o exemplo Arria® 10 FPGA-para-HPS Bridges (arquivo.zip)
Faça o download do Arria 10 FPGA-para-HPS Para o exemplo de design readme (arquivo.txt)
Faça o download do Cyclone V FPGA-para-HPS Bridges (arquivo.zip)
Faça o download Cyclone readme FPGA de projeto do FPGA-para-HPS (arquivo.txt)
O uso deste design é regido pelos termos e condições do Contrato de Licença de Design de Referência de Hardware.
O arquivo .zip contém todos os arquivos de hardware e software necessários para reproduzir o exemplo, bem como um arquivo readme.txt. O arquivo readme.txt contém instruções para re-construir o design.