Demonstração de hardware Ethernet de 10 Gbps

Recomendado para:

  • Dispositivo: Stratix® IV GX

  • Quartus®: v11.0

author-image

Por

Visão geral

Nosso design de referência de demonstração de hardware Ethernet de 10 Gbps oferece uma maneira rápida de implementar seu design baseado em Ethernet de 10 Gbps (10 GbE) em um Intel® FPGA e observar o tráfego de rede ao vivo fluindo por várias seções de um sistema. Este design também ajuda você a verificar sua operação de sistema baseada em 10GbE com uma função de controlador de acesso de mídia (MAC) de 10 GbE e um módulo óptico pluggável de 10 GbE de 10 GbE padrão ou um conjunto de cabo de cobre Acoplável direto SFP+ de 10 GbE. O MAC de 10 GbE é validado pelo UNH-IOL.

O design de referência foi construído com nossa função de Intel FPGA IP MAC e XAUI de 10 GbE com quatro transceptores serial de 3.125 gigabits (Gb) em um Intel FPGA para implementar uma porta XAUI de 10 GbE. A porta XAUI é convertida em uma XAUI dupla para placa mezanino de alta velocidade SFP+ (HSMC) (de Terasic) para Ethernet serial de 10 Gbps, fornecendo interface de rede via módulo óptico pluggable SFP+ de baixo custo ou conjunto de cabo acoplável direto SFP+.

Este design de referência demonstra o funcionamento da função de Intel FPGA IP MAC de 10 GbE até o desempenho máximo de velocidade de fio com interface SFP+ de baixo custo em muitas configurações de hardware de loopback, conforme mostrado na Figura 1.

Características

  • Mostra uma instância da função de Intel FPGA IP PHY MAC e XAUI de 10 GbE no modo XAUI e com módulo óptico SFP+ de baixo custo ou interface de cobre. Para obter mais informações sobre o PHY de 10 GbE MAC e XAUI Intel FPGA IP, consulte o Guia do usuário de função ethernet MAC Intel FPGA IP de 10 Gbps e o Guia do usuário do transceptor PHY IP Core (PDF).
  • Loopbacks do sistema em vários pontos do caminho de dados que controlam, testam e monitoram as operações de 10 GbE.
    • Loop A: loopback local da interface XGMII
    • Loop B: FPGA serial physical medium attachment (PMA) interface local loopback
    • Loop C: loopback Broadcom BCM8727 XGXS
    • Loop D: loopback serial broadcom BCM8727 PMA
    • Loop E: loopback de cabo óptico SFP+ externo
  • Testes sequenciais de explosão aleatória com número configurável de pacotes, tipo de dados de carga e tamanho de carga para cada explosão. Uma sequência binária pseudo-aleatória (PRBS) gera o tipo de dados de carga em incrementos fixos ou em uma sequência aleatória.
  • Estatísticas de pacotes para um gerador e monitor PRBS, transmissor MAC (TX) e receptor (RX).
  • Classificação de pacotes de diferentes comprimentos de quadros transmitidos e recebidos pelo MAC.
  • Mede a taxa de transferência para o tráfego recebido pelo monitor de tráfego.
  • Interface do usuário do Console de sistema baseada em TCL que permite que você controle dinamicamente o teste e configure e monitore quaisquer registros neste design de referência.

Figura 1. Design de referência de demonstração de hardware ethernet de 10 Gbps ilustrando configurações de teste e loopback.

A placa XAUI dupla para SFP+ HSMC está disponível na Terasic.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.