Visão geral
O design de referência do datapath do chip PHY de ethernet de velocidade tripla de porta única oferece uma maneira simples e rápida de implementar seu próprio design baseado em Ethernet em um Intel® FPGA. O design de referência também observa o tráfego de rede ao vivo fluindo através de um cabo Ethernet loop-back ou um comutador Ethernet Gbps. Este design também ajuda você a verificar sua operação de sistema baseada em Ethernet com uma função Ethernet de velocidade tripla verificada pela Intel University of New Hampshire (UNH) e um dispositivo Ethernet Ethernet padrão fora da prateleira. Você pode aproveitar este design para construir seu próprio sistema Ethernet com baixo risco e mínimo esforço.
O design de referência é construído com o Intel® Qsys usando uma instância da função Ethernet MegaCore® de três velocidades em um Stratix® IV GX ou Arria® II GX FPGA com chips PHY Marvell 88E111 a bordo. Este design de referência demonstra o funcionamento da função Ethernet MegaCore® de velocidade tripla até o desempenho máximo de velocidade de fio na configuração de hardware loop-back.
Características
- Exige hardware mínimo para um teste completo.
- Implemente uma instância do núcleo de propriedade intelectual Ethernet de velocidade tripla (IP) e suporte a operações Ethernet de 10/100/1000 megabits por segundo (Mbps) nos seguintes modos:
- Modo RGMII no design Arria® II GX
- Modo SGMII com negociação automática no design Stratix® IV GX
- Suporte a parâmetros de teste programáveis, como número de pacotes, comprimento do pacote, endereços de controle de acesso de mídia de origem e destino (MAC) e tipo de dados de carga.
- Testes de suporte com rajadas aleatórias sequenciais, que permitem a configuração de cada explosão para o número de pacotes, tipo de dados de carga e tamanho de carga. Um gerador de sequência binária pseudo-aleatória (PRBS) gera o tipo de dados de carga em valores incrementais fixos ou em uma sequência aleatória.
- Demonstre transmissão e recepção de pacotes Ethernet através do caminho de loopback interno com as taxas de dados teóricas máximas sem erros.
- Inclua suporte para coletar estatísticas de taxa de transferência.
- Suporta a interface do usuário do console do sistema. Esta interface do usuário, baseada na Tcl, permite configurar, depurar e testar dinamicamente os designs de referência.
Tecnologia Intel demonstrada®
- Stratix® IV GX FPGAs
- Arria II® GX FPGAs
- Função Ethernet megaCore® de velocidade tripla
- Designer de plataformas
- Avalon® de interconexão do sistema
Links relacionados
Download de design de referência ›
Stratix® IV GX FPGAs ›
Dispositivos maduros - Arria® II GX FPGAs ›
Soluções Gigabit Ethernet ›
Função MegaCore® de velocidade tripla ›
Designer de plataforma ›
Stratix® IV GX FPGA kits de desenvolvimento ›
Arria® II GX FPGA de desenvolvimento ›
An647 Single-Port Triple-Speed Ethernet and On-Board PHY Chip Reference Design (PDF) ›