Este exemplo descreve um registro de deslocamento longo de 64 bits de largura de bit único no HDL Verilog. As ferramentas de síntese detectam grupos de registradores de turnos e inferem altshift_taps megafunção, dependendo da arquitetura do dispositivo de destino.
Baixe os arquivos usados neste exemplo:
O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.
A Tabela 1 lista as portas e fornece uma descrição para cada uma.
Tabela 1. Listagem da porta do registro de turnos 1x64
Descrição do tipo do | nome da | porta |
---|---|---|
Clk | Entrada | Relógio |
Shift | Entrada | Entrada de habilitar de mudança |
sr_in | Entrada | Entrada de registro de mudança |
sr_out | Saída | Entrada de registro de mudança |