Este exemplo descreve um registro de deslocamento longo de 8 bits de largura e 64 bits com toques igualmente espamados no HDL Verilog. As ferramentas de síntese detectam grupos de registradores de turnos e inferem altshift_taps megafunção, dependendo da arquitetura do dispositivo de destino.
Baixe os arquivos usados neste exemplo:
O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.
A Tabela 1 lista as portas e fornece uma descrição para cada uma.
Tabela 1. Listagem da porta do registro de turnos 8x64
Nome da porta |
Tipo |
Descrição |
|---|---|---|
Clk |
Entrada |
Relógio |
Shift |
Entrada |
Entrada de habilitar de mudança |
sr_in[7:0] |
Entrada |
Entrada de registro de deslocamento de 8 bits |
sr_tap_one[7:0] |
Saída |
Saída de 8 bits do primeiro toque |
sr_tap_two[7:0] |
Saída |
Saída de 8 bits do segundo toque |
sr_tap_three[7:0] |
Saída |
Saída de 8 bits do terceiro toque |
sr_out[7:0] |
Saída |
Saída do registro de deslocamento de 8 bits |