Este exemplo descreve um contador de 8 bits com redefinição assíncrona e contagem permite entradas no HDL Verilog. As ferramentas de síntese detectam projetos de contador em código HDL e inferem lpm_counter megafunção.
Baixe os arquivos usados neste exemplo:
Baixar contador com arquivo ReadME assíncrono ›
O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.
A Tabela 1 lista as portas e fornece uma descrição para cada uma.
Tabela 1. Contador com listagem de porta de redefinição assíncrona
| Descrição do tipo do | nome da | porta |
|---|---|---|
| Clk | Entrada | Relógio |
| Redefinir | Entrada | Redefinição assíncrona |
| ena | Entrada | Habilitar contagem |
| resultado[7:0] | Saída | Saída de contador de 8 bits |