HdL verilog: contador cinza

author-image

Por

Este exemplo descreve um design de contador de código cinza de 8 bits no VERilog HDL. As saídas de código Cinza diferem em apenas um bit para cada dois valores sucessivos.

Figura 1. Diagrama de alto nível do contador cinza.

Baixe os arquivos usados neste exemplo:

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.