Este exemplo descreve um design de contador de código cinza de 8 bits no VERilog HDL. As saídas de código Cinza diferem em apenas um bit para cada dois valores sucessivos.
Tabela 1. Listagem de portas de contador cinza
Descrição do tipo do | nome da | porta |
---|---|---|
Clk | Entrada | Entrada de clock |
Permitir | Entrada | Habilitar a entrada |
Redefinir | Entrada | Redefinir a entrada |
gray_count[7:0] | Saída | Saída de dados de 8 bits |