Capacidade de E/S diferencial de alta velocidade Da Verilog HDL

author-image

Por

O exemplo de design diferencial de E/S do software Quartus® II consiste em três megafunções:

  • Receptor LVDS (altlvds_rx)
  • Multiplicador (lpm_mult)
  • Transmissor LVDS (altlvds_tx).

Os módulos transmissores LVDS, multiplicadores e LVDS são criados usando o software Quartus® II MegaWizard® Plug-In. Eles estão conectados, conforme mostrado na Figura 1, que ilustra o desempenho de:

  • Convertendo dados de série de 840 megabits por segundo (Mbps) em dados paralelos de 8 bits usando altlvds_rx
  • Multiplicação dos dois dados paralelos de 8 bits usando lpm_mult
  • Convertendo os dados paralelos saindo do multiplicador em dados seriais usando altlvds_tx

Figura 1. Diff_io_top diagrama de blocos de alto nível

O multiplicador será implementado em um bloco de processamento de sinal digital dedicado (DSP) dentro do Intel® Stratix® dispositivo. O motivo por trás deste exemplo é mostrar a conversão de dados. Um testbench é criado no Verilog e simulado usando a ferramenta ModelSim*-Intel® FPGA.

Baixe os arquivos usados neste exemplo:

O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.

Simulando o design

  1. Invoque a ferramenta ModelSim* 5.6c.
  2. Mude o diretório para o local onde os arquivos de simulação estão localizados.
  3. Origem do script gate_sim.do usando o comando: VSIM > fazer gate_sim.do

O resultado da multiplicação aparece após 180 ns.

Links relacionados

Para obter mais informações sobre como usar este exemplo em seu projeto, acesse:

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.