HdL verilog: multiplicador assinado com E/S registrada

Este exemplo descreve um multiplicador assinado de 8 bits com E/S registrada no HDL Verilog. As ferramentas de síntese detectam projetos multiplicadores em código HDL e inferem lpm_mult megafunção.

Figura 1. Diagrama de alto nível assinado do multiplicador.

Baixe os arquivos usados neste exemplo:

Baixe signed_mult_v.zip
Baixar multiplicador assinado com arquivo README de E/S registrado

O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.

Tabela 1. Lista de portas multiplicadores assinadas

Nome da porta	Tipo	Descrição
a[7:0], b[7:0]	Entrada	Entradas de dados registradas de 8 bits para unidade multiplicadora. Os dados de entrada são alimentados ao multiplicador em cada ciclo de clock.
Clk	Entrada	Relógio.
out[15:0]	Saída	Saída assinada de 16 bits da unidade multiplicadora.

Exibir tudo Mostrar menos

Links relacionados

Capítulo de estilos de codificação HDL recomendados do manual Quartus® II ›
Como usar os exemplos de HDL verilog ›

Selecione o seu idioma

Usando a pesquisa Intel.com

Links rápidos

Pesquisas recentes

Busca avançada

Pesquisar apenas em

HdL verilog: multiplicador assinado com E/S registrada

Tabela 1. Lista de portas multiplicadores assinadas

Links relacionados