HdL Verilog: Multiplicador Assinado-Adder

author-image

Por

Este exemplo descreve um design de multiplicador assinado de 16 bits com registros de pipelines no Verilog HDL. As ferramentas de síntese são capazes de detectar designs multiplicadores no código HDL e inferir automaticamente a altmult_add megafunção para fornecer resultados ideais.

Figura 1. Diagrama de alto nível assinado multiplique.

O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.