Este exemplo descreve um registro de deslocamento longo de 64 bits de largura e 64 bits em VHDL. As ferramentas de síntese são capazes de detectar grupos de registradores de turnos e inferir automaticamente a altshift_taps megafunção. A implementação pode ser feita em recursos de memória de bloco de dispositivos, dependendo da arquitetura do dispositivo de destino.
Baixe os arquivos usados neste exemplo:
O uso deste design é regido pelos termos e condições do Contrato de licença de exemplo de projeto Intel®
A Tabela 1 lista as portas no design do registro de turnos 1x64.
Tabela 1. Listagem da porta do registro de turnos 1x64
Descrição do | tipo do nome da | porta |
---|---|---|
sr_in | Entrada | Entrada de registro de mudança |
Permitir | Entrada | Entrada de habilitar de mudança |
Clk | Entrada | Entrada de clock |
sr_out | Saída | Saída do registro de deslocamento |