VHDL: 1x64 Shift Register

author-image

Por

Este exemplo descreve um registro de deslocamento longo de 64 bits de largura e 64 bits em VHDL. As ferramentas de síntese são capazes de detectar grupos de registradores de turnos e inferir automaticamente a altshift_taps megafunção. A implementação pode ser feita em recursos de memória de bloco de dispositivos, dependendo da arquitetura do dispositivo de destino.

Figura 1. Diagrama de alto nível do registro de turnos 1x64.

Baixe os arquivos usados neste exemplo:

O uso deste design é regido pelos termos e condições do Contrato de licença de exemplo de projeto Intel®

A Tabela 1 lista as portas no design do registro de turnos 1x64.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.