Este exemplo descreve um projeto de ROM de 256 bits x 8 bits de porta única com uma porta de endereço para operações de leitura em VHDL. As ferramentas de síntese são capazes de detectar designs de ROM no código HDL e inferir automaticamente as megafunções altsyncram ou lpm_rom dependendo da arquitetura do dispositivo de destino.
Baixe os arquivos usados neste exemplo:
O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.
Tabela 1. Listagem de portas ROM de porta única
Descrição do tipo do | nome da | porta |
---|---|---|
addr[7:0] | Entrada | Endereço de leitura de 8 bits |
Clk | Entrada | Entrada de clock |
q[7:0] | Saída | Saída de dados de 8 bits |