Esta página consiste em exemplos de projeto para máquinas de estado em VHDL. Uma máquina de estado é um circuito sequencial que avança por vários estados. Os exemplos fornecem os códigos HDL para implementar os seguintes tipos de máquinas de estado:
-
Máquina de estado de alimentação de 4 estados
As saídas de uma máquina de estado mealy dependem tanto das entradas quanto do estado atual. Quando as entradas mudam, as saídas são atualizadas sem esperar uma borda do clock.
-
Máquina de estado moore de 4 estados
As saídas de uma máquina de estado Moore dependem apenas do estado atual. As saídas são escritas apenas quando o estado muda (na borda do clock).
-
Máquina de estado seguro
Este exemplo usa o valor do atributo syn_encoding síntese seguro para especificar que o software deve inserir lógica extra para detectar um estado ilegal e forçar a transição da máquina de estado para o estado de redefinição.
-
Máquina de estado codificada pelo usuário
Este exemplo usa o atributo syn_encoding síntese para aplicar codificações binárias específicas aos elementos de um tipo enumerado.
Baixe os arquivos usados neste exemplo:
- Baixe mealy_state_machine_vhd.zip
- Baixe moore_state_machine_vhd.zip
- Baixe safe_state_machine_vhd.zip
- Baixe user_encoded_machine_vhd.zip
- Baixe o modelo VHDL para máquinas de estado arquivo README
Cada download zip inclui o arquivo VHDL para a máquina de estado e seu diagrama de bloco de nível superior.