Arria® 10 FPGA Developer Center

O FPGA Developer Center é organizado nos estágios padrão do setor, que oferece vários recursos para concluir seu projeto Intel® FPGA. Cada etapa do projeto é detalhada nas subseções expansíveis com links que permitem selecionar e se mover entre as várias séries de dispositivos da Geração 10.

Hub de projeto Agilex™ 7 Centro de desenvolvedores Stratix® 10 Centro de desenvolvedores Arria® 10 Centro de desenvolvedores Cyclone® 10 Centro de desenvolvedores MAX® 10

1. Informações sobre dispositivos

Documentação

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas de aplicação

Intel® Arria® 10 núcleos de malha e manual de E/S de propósito geral

Ficha técnica do dispositivo Intel Arria 10

Visão geral do dispositivo Intel Arria 10

Recomendações de projeto e errata de dispositivos Intel Arria 10 GX/GT

Guia do usuário do transceptor PHY Intel Arria 10

Considerações de sequenciamento de energia para dispositivos Intel® Cyclone® 10 GX, Intel Arria 10 e Intel® Stratix® 10

Guia do usuário do núcleo IP Intel FPGA malha de captura de fase (IOPLL Intel FPGA)

Guia do usuário de núcleos ip de ID de chip Intel FPGA

Guia do usuário de IP com interfaces de memória externa Intel Arria 10

Guia do usuário do exemplo de projeto de interfaces de memória externa Intel Arria 10 IP

Notas de versão do núcleo IP da interface de memória externa Intel Arria 10

Guia do usuário da ferramenta de entrega de energia (PDN) específica para dispositivo específico

Guia do usuário do núcleo ip do sensor de tensão Intel FPGA tensão

Guia do usuário do estimador de consumo de energia inicial Intel Arria 10 FPGAs

Guia do usuário do núcleo ip do sensor de temperatura Intel FPGA

Diretrizes de conexão pin da família de dispositivos Intel Arria 10 GX, GT e SX

Intel FPGA guia do usuário do núcleo do carregador flash paralelo IP

Intel FPGA guia do usuário do núcleo ASMI Parallel II IP

Intel FPGA guia do usuário do núcleo DE IP paralelo ASMI

Guia do usuário do núcleo IP de atualização remota Intel FPGA
Diretrizes de implementação do projeto PHYLite

AN 556: Usando os recursos de segurança de projeto na Intel FPGAs

AN 496: Usando o núcleo interno de Oscilador IP

AN 522: Implementando interface LVDS de barramento em famílias de dispositivos Intel FPGA suportadas
AN 756: INTEL FPGA GPIO para Intel FPGA

AN 711: Recursos de redução do consumo de energia em dispositivos Intel Arria 10

AN 728: Reconfiguração de PLL de E/S e mudança de fase dinâmica para dispositivos Intel Arria 10

AN 737: Detecção e recuperação de SEU em dispositivos Intel Arria 10

AN 738: Diretrizes de projeto de dispositivos Intel Arria 10

AN 742: Designs de referência do controlador SMARTVID PMBus

AN 370: Usando o carregador flash serial Intel FPGA com o software Intel® Quartus® Prime
Exibir tudo Mostrar menos

Exemplos de projeto

Design de referência de sensor de temperatura interna Intel Arria 10

Intel Arria 10 IOPLL, reconfiguração de perfil múltiplo
Exibir tudo Mostrar menos
Treinamento e vídeos
Atenuação de transtornos de evento único em Intel Arria 10 dispositivos
Atenuação de SEU em dispositivos Intel FPGA: marcação de hierarquia
Reconfiguração parcial para dispositivos Intel Arria 10: diretrizes de projeto e requisitos de host
Reconfiguração parcial para dispositivos Intel Arria 10: introdução e atribuição do projeto
Reconfiguração parcial para dispositivos Intel Arria 10: arquivos de saída e demonstração
Reconfiguração parcial para dispositivos Intel Arria 10: núcleo IP de PR e fluxo do projeto
Condicionamento de sinal avançado para transceptores de Intel Arria 10 FPGA
Construindo interfaces com Intel Arria 10 transceptores de alta velocidade
Clocking do transceptor da geração 10
Noções básicas de transceptor para dispositivos de 20 nm e 28 nm
Vídeos do dispositivo Intel Arria 10
Exibir tudo Mostrar menos

Kits de desenvolvimento

Kit de desenvolvimento FPGA Intel Arria 10 GX

Kit de desenvolvimento da integridade do sinal do transceptor Intel Arria 10 GX

Kit de desenvolvimento SoC Intel Arria 10

Intel® Programmable Acceleration Card (Intel® PAC) com FPGA Intel Arria 10 GX
Exibir tudo Mostrar menos

Intel FPGA Wiki

Exemplos de projeto básico do Intel Arria 10 LVDS

Sensor de tensão Intel Arria 10
Exibir tudo Mostrar menos

2. Protocolos de interface

Documentação

Guias do usuário
Interface de memória externa

Guia do usuário de IP com interfaces de memória externa Intel Arria 10

Guia do usuário do exemplo de projeto de interfaces de memória externa Intel Arria 10 IP

Guia do usuário Intel FPGA PHYLite para interfaces paralelas do núcleo IP
Exibir tudo Mostrar menos

Guias do usuário / notas de aplicação
Ethernet

Intel FPGA guia do usuário do núcleo Ethernet de velocidade tripla IP

Intel FPGA guia do usuário MAC Ethernet de baixa latência de 10 G

Guia do usuário do núcleo IP Ethernet Intel Arria 10 25 Gbps

Guia do usuário do núcleo Ethernet 50 Gbps IP

Guia do usuário do núcleo IP Ethernet de baixa latência de 100 Gbps

Guia do usuário do núcleo IP Ethernet de baixa latência de 40 Gbps

Guia do usuário do transceptor PHY Intel Arria 10

AN 585: Depuração de simulação usando testbench Ethernet de velocidade tripla

AN 647: Ethernet de velocidade tripla de porta única e design de referência de chip PHY integrado

AN 735: Intel FPGA Diretrizes de migração do núcleo MAC IP Ethernet de baixa latência de 10 G

AN 808: Diretrizes de migração de 10 de Intel Arria a 10 de Intel Stratix 10 para subsistema Ethernet 10 G

AN 795: Implementando diretrizes para o subsistema Ethernet 10 G usando núcleo MAC IP de 10 G de baixa latência em dispositivos Intel Arria 10

AN 699: Usando o kit de ferramentas de design Ethernet Intel FPGA

AN 701: MAC Ethernet de baixa latência escalável de 10 G usando PHY Intel Arria 10 1 G/10 G

AN 794: Intel Arria design de referência Ethernet de baixa latência de 10 G MAC e XAUI PHY de 10 G

AN 744: Design de referência Ethernet de velocidade tripla escalável para dispositivos Intel Arria 10
Exibir tudo Mostrar menos

Guias do usuário
PCI Express*

Intel Arria 10 hard IP para núcleos PCI Express* IP

Guia do usuário sobre a interface Intel Arria 10 e Intel Cyclone 10 Avalon® -ST para PCIe*

Guia do usuário da interface DMA do Intel Arria 10 ou Intel Cyclone 10 Avalon -MM para soluções PCIe

Guia do usuário da interface Intel Arria 10 e Intel Cyclone 10 Avalon -MM para PCIe

Guia do usuário da interface Intel Arria 10 Avalon-ST com soluções SR-IOV de PCIe

Guia do usuário sobre inicialização CvP e reconfiguração parcial via PCI Express do Intel Arria 10
Exibir tudo Mostrar menos

Notas de aplicação / Guia do usuário do design de referência

PCI Express: Migrando para o Intel Stratix 10 do Intel Arria 10 para as interfaces DMA de Avalon MM e Avalon MM

Projeto de referência DMA PCI Express usando memória externa

Design de referência de alto desempenho PCI Express
Exibir tudo Mostrar menos

Guias do usuário / notas de aplicação
Outros IP seriais

Guia do usuário do núcleo JESD204B IP

Guia do usuário do núcleo RapidIO® II IP

AN 753: Relatório de checkout Intel FPGA JESD204B IP Core e ADI AD6676

AN 749: Relatório de checkout Intel FPGA JESD204B IP Core e ADI AD9144

AN 809: Principais recursos e diferenças de interface do Núcleo do SerialLite III IP entre o Intel Stratix 10, o Intel Arria 10 e o Intel Stratix V

Diferenças de recursos e interface do núcleo Interlaken IP entre dispositivos Intel Stratix 10, Intel Arria 10 e Intel Stratix V
Exibir tudo Mostrar menos

Guias do usuário
Processamento de sinal digital (DSP)

Guia do usuário do núcleo LDPC IP

Guia do usuário do núcleo Intel FPGA_CORDIC IP

Guia do USer núcleo IP BCH

Guia do usuário do núcleo FFT IP

Guia do usuário do núcleo FIR II IP

Guia do usuário do núcleo Viterbi IP

Guia do usuário do núcleo Turbo IP

Guia do usuário de núcleos IP de ponto flutuante

Guia do usuário do núcleo Reed-Solomon IP de alta velocidade

Guia do usuário do núcleo Reed-Solomon II IP

Guia do usuário do núcleo NCO IP

Guia do usuário do núcleo IP do gerador de números aleatórios
Exibir tudo Mostrar menos

Guias do usuário
Incorporado

Guia do usuário de periféricos IP embarcados
Exibir tudo Mostrar menos
Guias do usuário
Áudio e vídeo
Guia do usuário do núcleo Intel® FPGA SDI II IP
Exibir tudo Mostrar menos
Exemplos de projeto
Interface de memória externa Versão

Intel Arria 10 DDR3 x40 com kit de ferramentas de depuração EMIF

15.0
Exibir tudo Mostrar menos

Guias do usuário do exemplo de projeto
Ethernet

Guia do usuário do exemplo de projeto Ethernet 25 G

Guia do usuário do exemplo de projeto Ethernet 50 G

Guia do usuário do exemplo de projeto Ethernet de baixa latência de 100 G

Guia do usuário do projeto de exemplo Ethernet 40 G de baixa latência

Intel FPGA guia do usuário do exemplo de projeto MAC Ethernet de baixa latência de 10 G para Intel Arria 10 dispositivos
Exibir tudo Mostrar menos

Guias do usuário do exemplo de projeto
PCI Express*

Guia do usuário do exemplo de projeto do Intel Arria 10 e Intel Cyclone 10 Avalon-ST Hard IP para PCIe

Guia do usuário do exemplo de projeto do Intel Arria 10 e Intel Cyclone 10 Avalon -MM para o exemplo de projeto PCIe
Exibir tudo Mostrar menos

Guias do usuário do exemplo de projeto
Outros IP seriais

Guia do usuário de exemplo de projeto do núcleo JESD204B IP

Guia do usuário do exemplo de projeto Intel FPGA JESD204B para Intel Arria 10 dispositivos
Exibir tudo Mostrar menos

Treinamento e vídeos
Interface de memória externa

Guia do novo estimador de especificações de interface de memória externa (EMIF)

Tutorial seletor de dispositivos de interface de memória externa

Apresentando o BluePrint Platform Designer para projetos de interface de memória externa Parte 1 de 2

Apresentando o BluePrint Platform Designer para projetos de interface de memória externa Parte 2 de 2

DDR4 Ping Pong PHY

Como gerar Intel Arria projeto de exemplo EMIF 10

Criando vários Intel Arria 10 projetos de memória com Qsys

Simulando uma interface de memória externa Intel Arria 10

Intel Arria 10 FPGA e SoC EMIF

Como implementar o Pacote Deskew no projeto de interface de memória externa no Intel Stratix 10 e Intel Arria 10

Programação da placa para INTEL ARRIA 10 EMIF IP

Implementação do excesso de restrição na interface de memória externa Intel Arria 10

Diretrizes de layout da placa de interfaces de memória externa Intel FPGA

Kit de ferramentas de interface de memória externa Intel Arria 10

Gerador de tráfego de exemplo Intel Arria 10 EMIF

Usando o processador de Nios® soft para depurar Intel Arria 10 interfaces de memória externa

Diagrama de leitura e gravação do olho de interface de memória externa Intel Arria 10

Margem de driver de interface de memória externa Parte 1

Margem de driver de interface de memória externa Parte 2

Como criar RLDRAM3 kit de desenvolvimento EMIF para kit de desenvolvimento Arria 10 e testar o status de calibração usando o kit de ferramentas EMIF

Intel FPGA PHYLite - Parte 1

Intel FPGA parte de demonstração PHYLite 2

Construindo interfaces paralelas com Intel FPGA PHYLite IP

Como realizar a colocação de pinos do grupo para PHYLite IP

Gerando simulação de projeto de exemplo PHYLite no ModelSim* em 16.1 com Intel Arria 10

Como criar o bloco DE OCT para buffer de E/S de terminação calibrado no Intel FPGA PHYLIte IP

Como estimar a latência de Arria 10/Intel Stratix 10 PHYLite e latência do caminho de saída

Como configurar as restrições de atraso de entrada e saída A10/S10 Intel FPGA PHYLite

Como definir as configurações de temporização dinâmica da reconfiguração do PHYLite IP

Introdução ao IP das interfaces de memória nos dispositivos Intel Arria 10 e Intel Stratix 10

Integrando o IP de interfaces de memória em dispositivos Intel Arria 10

Verificando o IP das interfaces de memória nos dispositivos Intel Arria 10

Depuração em chip de IP de interfaces de memória em Intel Arria 10 dispositivos
Exibir tudo Mostrar menos

Projetos de referência
PCI Express*

Design de referência DMA do host de memória Avalon® PCIe* no Intel Arria 10 Part1

Design de referência DMA do host de memória Avalon PCIe na Intel Arria 10 Part2
Exibir tudo Mostrar menos

Vídeos de início rápido
Outros IP seriais

Vídeo de início rápido do Intel FPGA JESD204B IP
Exibir tudo Mostrar menos

Intel FPGA Wiki
Interface de memória externa

Seletor de Dispositivos EMIF

Intel Arria 10 projetos de exemplo EMIF múltiplos em Qsys

Guia da ferramenta de parâmetro de distorção da placa

Orientação sobre a simulação em EMIF Intel Arria 10

Gerando e modificando arquivos IBIS para Intel Arria 10 EMIF

Calculando a perda do canal com os resultados do assistente de lote do DDRx

Verificações automatizadas de layout de EMIF

Guia de depuração de hardware Intel Arria 10 e Intel Stratix 10 EMIF

Intel Arria 10 depuração de vários EMIFs

interface gráfica de depuração Intel Arria 10 EMIF
Exibir tudo Mostrar menos

3. Planejamento de projetos

Documentação

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas de aplicação

Guia do usuário inicie: Intel Quartus Prime Pro Edition

Guia do usuário do Platform Designer (Intel Quartus Prime Pro Edition)

DSP Builder for Intel FPGAs

AN 738: Diretrizes de projeto de dispositivos Intel Arria 10

AN 763: Diretrizes de projeto de dispositivo SoC Intel Arria 10
Exibir tudo Mostrar menos

Projetos de referência

Design de referência blueprint parte 1

Projeto de referência BluePrint Parte 2
Exibir tudo Mostrar menos

Treinamento e vídeos

Design de sistema de E/S rápido e fácil com BluePrint

Apresentando o BluePrint Platform Designer para projetos de interface de memória externa Parte 1 de 2

Apresentando o BluePrint Platform Designer para projetos de interface de memória externa Parte 2 de 2

Intel FPGA ferramenta de planejamento de recursos e pinos EMIF (AERP)

Gerencie E/Ss de dispositivo com a ferramenta de planejador de pinos no software Quartus® II
Exibir tudo Mostrar menos

Intel FPGA Wiki

Intel FPGA ferramenta de planejamento de pinos e recursos de EMIF

Planejamento de pinos do transceptor PHY Intel Arria 10
Exibir tudo Mostrar menos

4. Entrada de projeto

Documentação

O software Intel Quartus Prime Pro Edition oferece um sintetizador maduro que permite que você insira seus projetos com o máximo de flexibilidade. Se você é novo nesses idiomas, pode usar exemplos online ou modelos integrados para começar.

O software Intel Quartus Prime Pro Edition oferece modelos Verilog e VHDL de estruturas usadas com frequência. Para obter mais informações sobre o uso deste modelo, consulte a seção "Usando modelos HDL fornecidos" do manual do Intel Quartus Prime Pro Edition.

O software de projeto Intel Quartus Prime também vem com Intel® High Level Synthesis Compiler que sintetiza uma função C++ em uma implementação RTL otimizada para produtos Intel FPGA.

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / publicação técnica

Guia do usuário de recomendações de projeto: Intel Quartus Prime Pro Edition

Guia de primeiros passos Intel High Level Synthesis Compiler

Guia do usuário Intel High Level Synthesis Compiler

Guia do usuário do Platform Designer: Intel Quartus Prime Pro Edition

Guia do usuário de script: Intel Quartus Prime Pro Edition

Livro de receitas de síntese avançada

Intel High Level Synthesis Compiler guia de melhores práticas

Manual de referência Intel High Level Synthesis Compiler

Intel High Level Synthesis Compiler notas da versão

Livro de receitas de síntese avançada

Empregando os benefícios da arquitetura de rede em um chip para FPGA projeto do sistema
Exibir tudo Mostrar menos

Exemplos de projeto

Exemplos de projeto Platform Designer

Exemplo de projeto de tutorial do Platform Designer Pro para Intel Arria 10 FPGA

Exemplo de projeto de tutorial do Platform Designer para Intel Arria 10 FPGA

Exemplo de projeto de tutorial do Platform Designer

Exemplos de VHDL

Exemplos da Verilog

Intel Quartus de design
Exibir tudo Mostrar menos

Treinamento e vídeos

Usando o Software Intel Quartus Prime: uma introdução

Introdução à HDL da Verilog

Conceitos básicos de HDL da Verilog

Técnicas avançadas de projeto de HDL da Verilog

SystemVerilog com o Software Quartus® II

Conceitos básicos de VHDL

Introdução ao Platform Designer

Platform Designer no software Intel Quartus Prime Pro Edition

Criando um projeto de sistema com o Platform Designer: primeiros passos

Usando a Síntese Spectra-Q no software Intel Quartus Prime
Exibir tudo Mostrar menos

Software Downloads

Centro de download para todas as versões do software Intel Quartus Prime
Exibir tudo Mostrar menos

5. Simulação e verificação

Documentação

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas de aplicação
Intel® Quartus® Guia do usuário da Edição Prime Standard: simulação de terceiros

Intel® Quartus® Guia do usuário da Edição Prime Pro: simulação de terceiros

Início rápido da simulação para a edição ModelSim*-Intel FPGA

Guia do usuário do conjunto IP de verificação de Avalon®

instalação e licenciamento de software Intel FPGA

Simulando o modelo a8251 com o software Visual IP

Simulando o modelo a8259 com o software Visual IP

Simulando o modelo Reed-Solomon com o software Visual IP

Simulando o modelo de codificador/decodificador turbo com o software Visual IP
AN 811: Usando o Avery BFM para simulação de PCI Express* Gen3x16 em dispositivos Intel Stratix 10

AN 720: Simulando o bloco ASMI em seu projeto

AN 351: Simulando projetos de processadores Nios® II

AN 585: Depuração de simulação usando testbench Ethernet de velocidade tripla

Simulação de Intel FPGA dispositivos com modelos IBIS
Exibir tudo Mostrar menos
Exemplos de projeto
Exemplo de projeto do ip suite de verificação Avalon
Exemplo de projeto de simulação/compilação de instância quádrupla SDI II de taxa tripla
Exibir tudo Mostrar menos

Treinamento e vídeos

Projeto de sistema avançado usando Qsys: verificação de sistema com system console

Projeto avançado do sistema usando Qsys: componente e simulação de sistema

suíte de verificação de Avalon®

Verificando o IP das interfaces de memória nos dispositivos Intel Arria 10

Gerando um testbench com a ferramenta de simulação Altera-ModelSim

Simulação do núcleo SoC HPS DDR3

Como configurar simulações de RTL em simuladores Quartus, Qsys e terceiros

Simulação de Ping Pong PHY DDR3
Exibir tudo Mostrar menos

Intel FPGA Wiki

Simulando projetos com sistemas Qsys de nível inferior

Orientação sobre a simulação em EMIF Intel Arria 10

Diretrizes de simulação DDR4

Exemplo de bancada de testes DMA de encadeamento simples
Exibir tudo Mostrar menos

Software Downloads

Ferramentas de desenvolvimento Intel FPGA

Intel Quartus Prime Software
Exibir tudo Mostrar menos

6. Implementação e Otimização

Documentação

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas de aplicação

Guia do usuário do compilador: Intel Quartus Prime Pro Edition

Guia do usuário para otimização de projeto: Intel Quartus Prime Pro Edition

Guia do usuário de síntese de terceiros: Intel Quartus Prime Pro Edition

Guia do usuário de restrições de projeto: Intel Quartus Prime Pro Edition

Guia do usuário de projeto baseado em blocos: Intel Quartus Prime Pro Edition

Guia do usuário da reconfiguração parcial: Intel Quartus Prime Pro Edition

DSP Builder for Intel FPGAs

AN 738: Diretrizes de projeto de dispositivos Intel Arria 10
Exibir tudo Mostrar menos

Treinamento e vídeos

Reutilização de blocos de projeto no software Intel Quartus Prime Pro

Compilação incremental baseada em blocos no Intel Quartus Prime Pro Software: particionamento de projeto

Compilação incremental baseada em blocos no Intel Quartus Prime Pro Software: introdução

Compilação incremental baseada em blocos no Intel Quartus Prime Pro Software: fechamento de cronometragem e dicas
Exibir tudo Mostrar menos

7. Análise de temporização

Documentação

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas de aplicação

Visão geral de análise de temporização

Guia do usuário do analisador de temporização: Intel Quartus Prime Pro Edition

Manual de referência de script do Quartus® II

Manual de referência da API SDC e TimeQuest

Livro de receitas do analisador de temporização Intel Quartus Prime

AN 366: Compreendendo o tempo de saída de E/S para dispositivos Intel FPGA

AN 471: Análise de PLL FPGA de alto desempenho com tempoquest

AN 433: Restrições e análise de interfaces síncronos de fonte

AN 775: Diretrizes de geração de informações de temporização de E/S
Exibir tudo Mostrar menos

Exemplos de projeto

Exemplos de projeto de analisador de tempo
Exibir tudo Mostrar menos

Treinamento e vídeos

Introdução ao Analisador de temporização temporizador
Intel® Quartus® análise de cronometragem do software Prime Pro — Parte 1: analisador de temporização
Intel® Quartus® Análise de cronometragem do Software Prime Pro — Parte 2: Coleções SDC
Intel® Quartus® análise de cronometragem do software Prime Pro — Parte 3: restrições de clock
Intel® Quartus® Análise de cronometragem do software Prime Pro — Parte 4: interfaces de E/S
Intel® Quartus® Análise de cronometragem do Software Prime Pro — Parte 5: exceções de cronometragem
Análise de cronometragem: palestra
Análise de cronometragem: laboratórios práticos
Intel® FPGA fechamento de cronometragem: palestra
Fechamento de cronometragem Intel® FPGA: laboratório prático
Exibir tudo Mostrar menos

Intel FPGA Wiki

Interfaces síncronos de fonte entre a Intel FPGAs

Análise síncronos de fonte com TimeQuest

Restrição de interfaces de entrada Synch de fonte alinhada à borda no TimeQuest

Interfaces de entrada síncronos de fonte alinhadas ao centro de restrição no tempoquest

Guia do usuário do TimeQuest

Temporização da DDR com temporizador
Exibir tudo Mostrar menos

8. Depuração em chip

Documentação

Guias de usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas de aplicação

Guia do usuário programador: Intel Quartus Prime Pro Edition

Analisando e depurando projetos com o System Console

Depuração de projeto usando fontes e sondas no sistema

Guia do usuário de ferramentas de depuração: Intel Quartus Prime Pro Edition

Guia do usuário do núcleo Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag) IP

Analisando e depurando projetos com o System Console

Depuração e análise de desempenho de software adaptativo para FPGA

System Trace Macrocell oferece importantes benefícios para depuração de sistema SoC de alto desempenho

Guia do usuário de cabo de download ByteBlaster II

Guia do usuário do cabo de download usb Intel FPGA

Guia do usuário Intel FPGA Download Cable II

Guia do usuário do cabo de comunicações EthernetBlaster

Suporte BSDL

AN 827: Ferramenta unificada para gerar arquivos de programação

AN 323: Usando analisadores de lógica embarcada SignalTap II em sistemas SOPC Builder, arquivos de projeto

AN 446: Depuração de sistemas de Nios® II com o analisador lógico SignalTap II

AN 799: Depuração rápida de projeto Intel Arria 10 usando sonda de sinal e recompilação rápida

AN 693: Depuração remota de hardware sobre TCP/IP para SoC Intel FPGA

AN 541: Guia de depuração de hardware SerialLite II

AN 543: Depurando Nios II software usando o depurador da Lauterbach

AN 585: Depuração de simulação usando testbench Ethernet de velocidade tripla

AN 624: Depuração com System Console sobre TCP/IP
Exibir tudo Mostrar menos

Exemplos de projeto

Intel Arria 10 DDR3 x40 com kit de ferramentas de depuração EMIF

Exemplo de projeto de depuração com System Console sobre TCP/IP (SCTCP)

Como depurar o HPS SPI usando o SignalTap II
Exibir tudo Mostrar menos

Treinamento e vídeos

Depuração da integridade da cadeia JTAG

Depuração em chip de IP de interfaces de memória em Intel Arria 10 dispositivos

Visão geral do hardware SoC: gerenciamento do sistema, depuração e periféricos de propósito geral

As ferramentas de depuração do software Quartus®

Ferramenta de depurador de cadeia JTAG

Fluxo de depuração de fontes e sondas do Quartus em sistemas

Console U-Boot e depuração de FDT

Configurando e depurando licenças flutuantes do Quartus

Visualizadores de netlist Do Quartus® II: ferramentas que ajudam a analisar e depurar seus projetos

Depuração do sensor de temperatura Intel Arria 10

Usando o processador soft Nios® para depurar Intel Arria 10 interfaces de memória externa

Como depurar Intel FPGA problema de sincronização de link Ethernet de velocidade tripla

Escutas rápidas em sinais com SignalProbe no software Intel FPGA Quartus® II

Entendendo e utilizando USB Blaster e JTAG para configurar o intel FPGAs

Executando o pré-carregamento SoC com o depuradorArmArm* DS-5*

Intel FPGA loopback do transceptor com fontes e sondas no sistema

Técnicas de depuração para Qsys e Nios sistemas bare metal baseados em Nios
Exibir tudo Mostrar menos

Intel FPGA Wiki

Aplicativos de depuração

Como depurar o HPS SPI usando o SignalTap II

Placas e kits de desenvolvimento

Checklist de depuração MegaCore do DisplayPort

Console do sistema

Lista de verificação de depuração MAC Ethernet de baixa latência de 10 G

Checklist de depuração SDI II MegaCore

Lista de verificação de depuração MAC Ethernet de 10 Gbps

interface gráfica de depuração Intel Arria 10 EMIF

Intel Arria 10 depuração de vários EMIFs
Exibir tudo Mostrar menos

Software Downloads

Intel FPGA software de programação

Software Intel FPGA Jam™ STAPL

Informações sobre drivers de cabos e adaptadores

Software MAX+PLUS® II

Software Intel FPGA legado

Intel Quartus Prime programador independente de software Prime

Intel FPGA software de programador independente

Intel Quartus Prime Software
Exibir tudo Mostrar menos

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.