Centro de suporte para PCI Express* IP
O Centro de suporte PCI Express* (PCIe*) fornece orientações sobre como selecionar o projeto. Você encontrará recursos organizados pelas categorias que se alinham com um fluxo de projeto do sistema PCIe do início ao fim.
O centro de suporte para IP PCI Express (PCIe*) fornece informações sobre como selecionar, projetar e implementar links PCIe. Há também diretrizes sobre como criar o seu sistema e depurar os links de PCIe. Esta página é organizada em categorias que se alinham com o fluxo de projeto do sistema PCIe do início ao fim.
Obtenha recursos de suporte para Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 e Intel® Cyclone® 10 dispositivos das páginas abaixo. Para outros dispositivos, pesquise nos seguintes links: documentação FPGA, cursos de treinamento, vídeos, exemplos de projetos, base de conhecimentos.
1. Seleção de dispositivos
Família de dispositivos Intel® FPGA
Consulte as tabelas na página Intel® FPGA IP para PCIe* para suporte de dispositivos para o número de blocos PCI Express IP reforçados e suporte para configurações e recursos de dispositivos para entender o suporte PCIe para FPGAs Intel.
Você pode comparar os dispositivos nas tabelas e selecionar o dispositivo certo para a implementação do sistema PCIe.
2. Guias de usuário e projetos de referência
As soluções PCIe IP abrangem a pilha de protocolo reforçada PCIe, líder em tecnologia Intel, que inclui as camadas de transação e link de dados; e camada física reforçada, que inclui tanto a conexão de meio físico (PMA) como a subcamada de codificação física (PCS). O PCIe IP da Intel também inclui blocos opcionais, como mecanismos de acesso direto à memória (DMA) e virtualização de E/S de raiz única (SR-IOV). Para obter mais informações, consulte os seguintes guias de usuário:
Guias de usuário IP
Intel Agilex® 7 dispositivos
Guias do usuário F-Tile IP
- Guia do usuário do Intel® FPGA F-Tile Avalon® Streaming IP para PCI Express
- Intel® FPGA IP de streaming AXI para PCI Express*
Guias de usuário R-Tile IP
- Guia do usuário Intel® FPGA R-Tile Avalon® Streaming IP para PCI Express
- Intel® FPGA IP de streaming AXI para PCI Express*
Guias do usuário P-Tile IP
- Guia do usuário Intel® FPGA Tile P Avalon Streaming IP para PCI Express
- Guia do usuário Intel® FPGA IP Avalon memória mapeada Avalon P-Tile (Avalon-MM) para PCI Express
- Guia do usuário do DMA multicanal para PCI Express IP
- Intel® FPGA IP de streaming AXI para PCI Express*
Intel Stratix 10 dispositivos
Guias do usuário Tile P
- Guia do usuário do Tile Intel® FPGA P Avalon-ST Hard IP para PCI Express
- Guia do usuário Intel® FPGA ip de memória mapeada Avalon P-Tile para PCI Express
- Guia do usuário do DMA multicanal para PCI Express IP
Guias do usuário H-Tile/L-Tile
- Guia do usuário do DMA multicanal para PCI Express IP
- Guia do usuário do Avalon Memory Mapped (Avalon-MM) Intel Stratix 10 Hard IP+ for PCI Express Solutions
- Guia do usuário do Hard IP Intel® Stratix® 10 H-Tile/L-Tile Avalon Memory Mapped (AvalonMM) para PCI Express
- Guia do usuário Intel® Stratix® 10 interface de transmissão Avalon (Avalon-ST) e virtualização de E/S de raiz única (SR-IOV) para soluções PCI Express
- Guia do usuário de implementação de configuração via protocolo (CvP) Intel® Stratix® 10
Intel Arria 10 e Intel Cyclone 10 dispositivos
- Guia do usuário Intel® Arria® 10 e Intel Cyclone 10 GX Avalon memória mapeada (Avalon MM) para PCI Express
- Guia do usuário da interface DMA do Intel® Arria® 10 ou Intel Cyclone 10 GX Avalon memória mapeada (Avalon MM) para soluções PCI Express
- Guia do usuário da interface Avalon-ST para PCI Express do Intel® Arria® 10 e Intel Cyclone 10 GX
- Guia do usuário Intel® Arria® 10 Avalon Streaming (Avalon-ST) com soluções SR-IOV de PCIe
- Reconfiguração parcial do guia do usuário Intel® Quartus® Prime Pro Edition
- Guia do usuário sobre inicialização CvP e reconfiguração parcial via PCI Express do Intel® Arria® 10
Guias do usuário do exemplo de projeto
Intel Agilex® 7 dispositivos
Guias do usuário do exemplo de projeto F-Tile
Guias do usuário do exemplo de projeto R-Tile
Guias do usuário do exemplo de projeto P-Tile
- Guia do usuário do exemplo de projeto do Avalon Streaming Intel® FPGA P-Tile (Avalon-ST) para PCI Express
- Exemplo de projeto do Intel® FPGA P-Tile Avalon Memory Mapped (Avalon-MM) para PCI Express
- Guia do usuário de exemplo de projeto do DMA multicanal para PCI Express IP
Intel Stratix 10 dispositivos
Guias do usuário do exemplo de projeto P-Tile
- Guia do usuário do exemplo de projeto do Avalon Streaming Intel® FPGA P-Tile (Avalon-ST) para PCI Express
- Exemplo de projeto do Intel® FPGA P-Tile Avalon Memory Mapped (Avalon-MM) para PCI Express
- Guia do usuário de exemplo de projeto do DMA multicanal para PCI Express IP
Guias do usuário do exemplo de projeto L/H-Tile
- Guia do usuário de exemplo de projeto do DMA multicanal para PCI Express IP
- Guia do usuário do exemplo de projeto do Intel® Stratix® 10 Avalon Streaming (Avalon-ST) IP para PCIe
- Guia do usuário do exemplo de projeto do Intel® Stratix® 10 Avalon -MM Hard IP para PCIe
Intel Arria 10 e Intel Cyclone 10 dispositivos
- Guia do usuário do exemplo de projeto do Intel® Arria® 10 e Intel Cyclone 10 Avalon-ST Hard IP para PCIe
- Guia do usuário do exemplo de projeto do Intel® Arria® 10 e Intel Cyclone 10 Avalon-MM para o exemplo de projeto PCIe
Notas da versão de IP
Intel Agilex® 7 dispositivos
- Notas de versão do núcleo P-Tile IP para PCI Express IP
- Notas da versão do DMA multicanal para PCI Express IP
Intel Stratix 10 dispositivos
- Notas de versão de núcleo Tile L/H Hard IP para PCI Express IP
- Notas de versão do núcleo P-Tile IP para PCI Express IP
- Notas da versão do DMA multicanal para PCI Express IP
Intel Arria 10 e Intel Cyclone 10 dispositivos
Interface PHY para PCI Express (PIPE) usando o núcleo de IP PHY nativo do transceptor Intel
Você também pode implementar apenas a camada física de PCIe usando o núcleo de PHY IP nativo do transceptor e costurá-lo com as camadas de protocolo restantes implementadas como lógica soft na malha FPGA. Essa lógica suave pode ser seu próprio projeto ou um IP de terceiros.
Saiba mais sobre o núcleo de PHY nativo do transceptor IP no capítulo PIPE dos seguintes guias de usuário:
Intel Stratix 10 dispositivos
Intel Arria 10 dispositivos
Intel Cyclone 10 dispositivos
Projetos de referência
Intel Stratix 10 dispositivos
- DMA Avalon-MM Gen3x16 com design de referência de memória interna (AN 881)
- DMA de Avalon-MM Gen3x16 com projeto de referência de memória externa (DDR4) (AN 881)
- DMA Avalon-MM Gen3x16 com design de referência HBM2 (AN 881)
- Gen3x16 usando o Avery BFM para simulação (AN 811)
- DMA de Avalon-MM Gen3x8 com memória interna (Wiki)
- DMA de Avalon Gen3x8 com memória DDR3/DDR4 externa (AN 829)
- DMA de Avalon MM Gen3x8 para versão Quartus® herdada (AN 690)
- Reconfiguração parcial sobre o projeto de referência PCI Express da Gen3x8 (AN 819)
Intel Arria 10 dispositivos
- DMA de Avalon-MM Gen3x8 com memória DDR3 externa (AN 708)
- Design de referência DMA da Avalon-MM Gen3x8 com memória interna (AN 690)
- Como executar o projeto de DMA do Avalon-MM Part1 (vídeo)
- Como executar o projeto de DMA do Avalon-MM Part2 (vídeo)
- Reconfiguração parcial do hardware SoC
- Tutorial de reconfiguração parcial de atualização estática — apenas no dispositivo Intel Arria 10 GX (AN 817)
- Reconfiguração parcial hierárquica sobre PCIe (AN 813)
- Tutorial de reconfiguração parcial hierárquica — apenas para dispositivo Intel Arria 10 GX (AN 806)
- Reconfigurando parcialmente um projeto — apenas um dispositivo Intel Arria 10 GX (AN 797)
- Reconfiguração parcial sobre PCIe (AN 784)
- Até a Porta raiz PCIe da Gen2x8 com MSI
Intel Cyclone 10 dispositivos
Dispositivos Intel mais antigos
Kits de desenvolvimento
Kit de desenvolvimento FPGA Stratix® V GX
Kit de desenvolvimento FPGA V GT Arria®
Kit iniciante Arria V GX
Kit de desenvolvimento FPGA V GT Cyclone®
- PCIe AVMM com DMA e interface de memória em chip
- Gen2x4 AVMM DMA - Cyclone V
- AVMM PCIe com DMA e interface de memória em chip (driver Linux)
- Gen2x4 AVMM DMA - Arria V
- Gen2x4 AVMM DMA - Cyclone V
PCIe com designs de referência de interface de memória em chip
Kit de desenvolvimento de FPGA V GX Stratix
Kit de desenvolvimento FPGA Arria V GT
Kit de desenvolvimento FPGA Cyclone V GT
Kit de desenvolvimento de FPGA Stratix IV GX
Kit de desenvolvimento de FPGA Cyclone IV GX
Kit de desenvolvimento FPGA II GX Arria
Outros itens e ferramentas de apoio PCIe
Kit de desenvolvimento de FPGA V GX Stratix
3. Integração IP
Consulte a seção Getting Started e o layout físico do guia do usuário do núcleo IP escolhido. Você pode também se referir aos seguintes documentos para obter detalhes:
Intel Stratix 10 dispositivos
- Como implementar o PCI Express (PIPE) no Intel Stratix 10 FPGA seção de transceptores do Intel Stratix Guia do usuário do transceptor PHY L- e H-Tile
- AN 778: Nota de aplicação Intel Stratix 10 de uso do transceptor
Intel Arria 10 dispositivos
Intel Cyclone 10 dispositivos
Vídeos adicionais
Título |
Descrição |
|---|---|
Configuração de dispositivo Intel Arria 10 via protocolo (CvP) |
Saiba como configurar seu dispositivo Intel Arria 10 usando o protocolo PCIe. |
Design de referência DMA mestre PCIe Avalon-MM no dispositivo Intel Arria 10 (Parte 1) |
Saiba como configurar o hardware de projeto de referência DMA pcIe Avalon Memory Mapped (Avalon-MM) em dispositivos Intel Arria 10 para os sistemas operacionais Linux e Windows a partir deste vídeo da Parte 1. |
Design de referência DMA mestre PCIe Avalon-MM no dispositivo Intel Arria 10 (Parte 2) |
Saiba como configurar o hardware de projeto de referência do DMA mestre da memória Avalon memory em Intel Arria 10 dispositivos para linux e sistemas operacionais Windows a partir deste vídeo da Parte 2. |
5. Depuração
Notas de versão do núcleo de propriedade intelectual (IP)
Intel Agilex® 7 dispositivos
- Notas de versão do núcleo P-Tile IP para PCI Express IP
- Notas da versão do DMA multicanal para PCI Express IP
Intel Stratix 10 dispositivos
- Notas da versão do DMA multicanal Intel Stratix 10 para PCI Express IP
- Notas de versão de núcleo Tile L/H Hard IP para PCI Express IP
- Notas de versão do núcleo P-Tile IP para PCI Express IP
Intel Arria 10 e Intel Cyclone 10 dispositivos
Guias de análise de árvore de falha
Diretrizes de posicionamento de recursos da FPGA
6. Recursos adicionais
Migrando para Intel Stratix 10 dispositivos
Lista dos integradores PCIe-SIG
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.