Intel® Stratix® 10 FPGA desenvolvedores
O FPGA de desenvolvedores está organizado em estágios padrão do setor, o que oferece vários recursos para concluir seu projeto Intel® FPGA de desenvolvimento. Cada etapa de projeto é detalhada nas subseções expansíveis com links que permitem selecionar e mover-se entre as várias séries de dispositivos da 10ª Geração.
1. Informações sobre dispositivos
Documentação
2. Protocolo de interface
Documentação
Notas da aplicação |
---|
Outro IP serial |
AN 804: implementação de ADC- Intel® Stratix 10 multi-link com JESD204B RX IP Core |
Guias do usuário |
---|
PHY transceptor |
Guias do usuário |
---|
Processamento de sinal digital (DSP) |
Guia do usuário de núcleos IP de ponto fixo (ALTERA_FIXEDPOINT_FUNCTIONS) |
Guia do usuário do Núcleo do Reed-Solomon IP de alta velocidade |
Guia do usuário do núcleo ip do gerador de números aleatórios |
Guias do usuário |
---|
Incorporado |
Guias do usuário |
---|
Áudio e vídeo |
Guias de usuário de exemplo de projeto |
---|
PCI Express* |
Intel® Stratix® 10 Avalon® MM Hard IP para PCIe* Design Example User Guide |
Intel Stratix 10 Avalon-ST Hard IP para o guia de usuário de exemplo de projeto PCIe |
Vídeos de início rápido |
---|
Outro IP serial |
Intel FPGA vídeo de início rápido de IP JESD204B |
Intel FPGA Wiki |
---|
Interface de memória externa |
Intel® Arria® de depuração de hardware 10 e Intel Stratix® 10 EMIF |
Projetos de referência |
---|
PCI Express* |
3. Planejamento de projetos
Documentação
Guias do usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas do aplicativo |
---|
Guia do usuário do designer de plataforma: Intel Quartus Prime Pro Edition |
AN 821: Planejamento de interface para Intel Stratix 10 FPGAs |
4. Entrada de projeto
Documentação
O Intel® Quartus® Prime Pro Edition oferece um sintetizador maduro que permite que você insira seus designs com a máxima flexibilidade. Se você for novo nesses idiomas, poderá usar exemplos on-line ou modelos integrados para começar.
O software Intel Quartus Prime Pro Edition oferece modelos verilog e VHDL de estruturas usadas com frequência. Para obter mais informações sobre o uso desses modelos, consulte a seção "Usando modelos HDL fornecidos" do manual Intel Quartus Prime Pro.
O Intel® Quartus® de design Prime também vem com Intel® High Level Synthesis Compiler que sintetiza uma função C++ em uma implementação de RTL otimizada para produtos Intel® FPGA.
Guias do usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / White Paper |
---|
Guia do usuário de recomendações de projeto: Intel Quartus Prime Pro Edition |
Intel High Level Synthesis Compiler de práticas recomendadas |
Aplicando os benefícios da rede em uma arquitetura de chips para FPGA design do sistema |
5. Simulação e verificação
Documentação
Guias do usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas do aplicativo |
---|
Intel® Quartus® do Prime Pro Edition: simulação de terceiros |
Simulação de início rápido para ModelSim*-Intel® FPGA Edition |
Simulando o modelo de codificador/decodificador Turbo com o Software Visual IP |
UM 811: usando o® BFM Avery para a simulação PCI Express* Gen3x16 em Intel Stratix 10 dispositivos |
AN 585: depuração de simulação usando testbench Ethernet de velocidade tripla |
6. Implementação e otimização
Documentação
7. Análise de temporismo
Documentação
Guias do usuário / Visão geral do dispositivo / Ficha técnica do dispositivo / Notas do aplicativo |
---|
Guia do usuário do analisador de sincronização (Intel® Quartus® Prime Pro Edition) |
Intel Quartus livro de receitas do analisador de tempo principal |
AN 366: entendendo o tempo de saída de E/S para Altera® dispositivos |
AN 471: análise de FPGA PLL de alto desempenho com TimeQuest |
AN 433: restrição e análise de interfaces síncronas de origem |
AN 775: Diretrizes de geração de informações de sincronização de E/S |
8. Depuração on-chip
Documentação
Software Downloads |
---|
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.