Centro de recursos de depuração on-chip
Conforme FPGAs aumento no desempenho, tamanho e complexidade, o processo de verificação pode se tornar uma parte crítica do ciclo FPGA design. Para aliviar a complexidade do processo de verificação, a Intel® FPGA oferece um portfólio de ferramentas de depuração on-chip. As ferramentas de depuração on-chip permitem a captura em tempo real de nós internos em seu projeto para ajudá-lo a verificar seu projeto rapidamente sem o uso de equipamentos externos.
Para uma breve visão geral do portfólio de depuração de ferramentas no chip e do planejador de chips, consulte a seção SignalTap* II Embedded Logic Analyzer nas páginas de produtos de verificação e nível de placa.
Para pesquisar problemas conhecidos de depuração no chip e soluções de suporte técnico, use Intel® FPGA de conhecimento. Você também pode visitar a Comunidade Intel para conectar e discutir problemas técnicos com outros Intel® FPGA usuários.
Para obter mais suporte técnico, use o mySupport para criar, visualizar e atualizar solicitações de serviço.
Recursos de depuração on-chip
A Tabela 1 fornece links para a documentação disponível sobre ferramentas de depuração de chips.
Tabela 1. Documentação de referência de depuração de chip
Recurso |
Descrição |
---|---|
Este capítulo do manual Intel® Quartus® de software de desenvolvimento de software Prime descreve o recurso SignalProbe. Este recurso torna a verificação de projeto mais eficiente roteando rapidamente sinais internos para pinos de E/S sem afetar o design. |
|
Depuração de projetos usando o analisador de lógica embarcada SignalTap II (PDF) |
Este capítulo do manual Intel® Quartus® de software de desenvolvimento de software Prime fornece uma descrição do fluxo de verificação usando o analisador de lógica embarcada SignalTap II. O analisador de lógica embarcada SignalTap II depura um projeto FPGA sondando sinais internos no design enquanto o projeto está funcionando a toda velocidade. |
Depuração no sistema usando analisadores lógicos externos (PDF) |
Este capítulo do manual Intel® Quartus® prime software de desenvolvimento de software fornece informações sobre o recurso de interface do analisador de lógica. Este recurso conecta um grande conjunto de sinais de dispositivo interno a um pequeno número de pinos de saída para fins de depuração e permite que você aproveite recursos avançados em seu analisador de lógica externa. |
Este capítulo do manual Intel® Quartus® de software de desenvolvimento de software prime descreve o editor de conteúdo de memória no sistema. Este recurso fornece acesso de leitura e gravação a memórias e constantes no sistema FPGA através da interface JTAG. |
|
Depuração de projetos usando fontes e testes do sistema (PDF) |
Este capítulo do manual Intel® Quartus® de software de desenvolvimento de software Prime descreve o recurso de fontes e testes no sistema. Este recurso configura cadeias de registro personalizadas para conduzir ou amostrar qualquer nó lógico em seu projeto, fornecendo uma maneira fácil de inserir estímulos virtuais simples e capturar o valor atual dos nós instrumentados. |
Depuração de link do transceptor usando o software Intel® Quartus® Prime (PDF) |
Este capítulo no manual do Intel® Quartus® Prime Software descreve como usar o novo kit de ferramentas do transceptor introduzido no software Intel® Quartus® Prime software v10.0 para verificar os links de alta velocidade de dispositivos baseados em transceptor Intel® FPGA em seu sistema. Intel® FPGA também fornece exemplos de projeto com este capítulo para começar com o kit de ferramentas do transceptor. |
Este manual de referência descreve a megafunção virtual JTAG, também conhecida como sld_virtual_jtag megafunção. A sld_virtual_jtag de megafunção facilita o uso da porta JTAG como uma interface de comunicação simples, permitindo que você desenvolva soluções personalizadas de depuração. |
|
AN 323: utilizando analisadores de lógica embarcada SignalTap II em sistemas sopc builder (PDF) |
Esta nota de aplicação descreve como usar o analisador lógico SignalTap II para monitorar sinais localizados dentro de um módulo de sistema gerado pelo SOPC Builder. Arquivos de projeto para AN 323: usando analisadores lógicos embarcados SignalTap II em sistemas sopc builder. |
AN 446: Depuração de sistemas Nios® II com o Analisador lógico SignalTap II (PDF) |
Esta nota de aplicativo examina o uso do plug-in Nios II no analisador lógico SignalTap II e apresenta os recursos, opções de configuração e modos de uso para o plug-in. |
Nios® II manual do desenvolvedor de software | Nios® II histórico de revisão do manual do desenvolvedor de software. |
A Tabela 2 fornece links para treinamentos e demonstrações disponíveis em ferramentas de depuração de chips.
Tabela 2. Treinamento e demonstrações de depuração on-chip
Recurso |
Descrição |
---|---|
Analisador lógico embarcado SignalTap II |
Este curso de treinamento online oferece um passo a passo aprofundado sobre o uso do analisador lógico SignalTap II. |
Saiba como verificar links de transceptor de alta velocidade em sua placa usando o kit de ferramentas do transceptor (introduzido no Intel® Quartus® Prime Software v10.0) com este curso de treinamento online. Este é um curso online de 40 minutos. |
|
Depuração e comunicação com um FPGA usando o Virtual JTAG Megafunction |
Este treinamento é uma introdução sobre como usar a megafunção virtual JTAG. |
A Intel® Quartus® principal ferramenta de depuração e análise de software de software |
Saiba recursos avançados (incluindo o uso de ferramentas de depuração de chips) do software Intel® Quartus® Prime que permite verificar seu projeto. |
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.