Parceiros EDA: FPGA sistemas EDA
O ecossistema Intel EDA garante que você tenha uma solução de design completa em projeto, verificação e integração da Intel® FPGAs aos seus sistemas.
Projeto de nível de sistema
Fornecedor de EDA |
Nome do produto |
Solução de projeto |
|---|---|---|
Ferramenta de projeto de alto nível |
||
Gerenciamento de mapas de registro |
||
Síntese de alto nível |
||
Síntese de alto nível |
||
Síntese de alto nível |
||
Ferramenta de projeto de alto nível |
Criação de projeto
Nome do produto |
Solução de projeto |
|
|---|---|---|
Ferramenta de gerenciamento de projetos, entrada de projeto e análise |
||
Entrada de projeto, compreensão de código, gerenciamento de projetos e colaboração |
Síntese
Nome do produto |
Solução de projeto |
|
|---|---|---|
Síntese de lógica |
||
Síntese de lógica avançada |
||
Ferramenta de fechamento de cronometragem |
Simulação
Fornecedor de EDA |
Nome do produto |
Solução de projeto |
|---|---|---|
Simulação |
||
Simulação |
||
mulação |
||
Simulação |
||
Simulação |
||
Simulador de métricas de nuvem |
Simulação | |
Simulação |
||
| Synopsys | VCS | Simulação |
Verificação
Fornecedor de EDA |
Nome do produto |
Solução de projeto |
|---|---|---|
Verificação de regras de projeto e verificação do CDC (Clock Domain Crossing) |
||
| Pérola azul | Verificador RTL |
|
Gerador de restrições |
||
Clock Domain Crossing (CDC) |
||
Verificação formal |
||
Gerador de restrições |
||
Verificação de exceção de tempo |
||
Validação de exceção de tempo |
||
Verificação de equivalência |
||
Verificação funcional |
||
Verificação de cruzamento de domínio de clock |
||
Verificação de cruzamento de domínio de clock |
||
Gerador de testbench |
||
Verificação de tempo |
||
Análise de RTL para projetos de FPGA |
||
Verificações lint |
||
Verificação do clock domain crossing (CDC) |
||
Verificação de propriedade funcional |
||
Verificação de equivalência lógica |
||
Verificação no sistema e depuração de RTL integrada |
||
Verificação no sistema |
Projeto de nível de placa
Fornecedor de EDA |
Nome do produto |
Solução de projeto |
|---|---|---|
Esquemáticas e layout de placa de PCB |
||
FPGA planejamento de E/S |
||
Análise de SI |
||
Criação da Allegro Design |
Esquemáticas de placa de PCB |
|
Esquemáticas de placa de PCB |
||
Layout de placa PCB |
||
Layout de placa PCB |
||
| Tecnologias Keysight | Software de projeto PathWave | Sistema de projeto avançado PathWave (ADS) |
FPGA planejamento de E/S |
||
Análise de SI |
||
Esquemáticas de placa de PCB |
||
Esquemáticas e layout de placa de PCB |
||
Layout de placa PCB |
||
Layout de placa PCB |
||
Análise de SI |
Prototipagem ASIC
Fornecedor de EDA |
Nome do produto |
Solução de projeto |
|---|---|---|
Sistema de particionamento multi-chip |
Otimização de projeto
| Solução de | design denome de produto | EDAdo | fornecedor
|---|---|---|
| Plunificar | Intime | Software de otimização de projeto |
Todos os parceiros EDA
Parceiro do programa ACCESS |
Projeto de nível de sistema |
Criação de projeto |
Síntese |
Simulação |
Verificação |
Projeto de nível de placa |
Prototipagem ASIC |
Otimização de projeto |
|---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
| Tecnologias Keysight | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
Torne-se um parceiro
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.