Centro de suporte para gerenciamento de E/S e desenvolvimento de placas

AN775: Diretrizes de geração de informações de temporização de E/S

As informações de temporização de E/S são cruciais para a análise precoce durante os estágios de projeto da placa de PCB. Gerar parâmetros de temporização para ajudá-lo a ajustar o orçamento de cronometragem do seu projeto, considerando os padrões de E/S e o posicionamento do pino.

Este capítulo do Intel Quartus Prime Pro Edition e Intel Quartus Manual do Prime Standard Edition discute o fluxo de planejamento de E/S Intel FPGA, detalhando como e quando usar as muitas ferramentas de planejamento de E/S, como o planejador de pinos. Ele descreve como criar arquivos HDL de alto nível usando o fluxo de planejamento de E/S inicial do planejador de pinos com megafunções personalizadas. Ela descreve a metodologia para atribuição e análise de E/S e discute análise avançada de cronometragem de E/S com modelos de rastreamento de placa no Intel Quartus Prime Pro Edition e Intel Quartus software Prime Standard Edition.

Este capítulo do manual do Intel Quartus Prime Standard Edition explica como usar a ferramenta de analisador e otimização SSN no software Intel Quartus Prime Standard Edition 9.0 ou mais recente. Ele discute o fluxo da ferramenta e explica o que é necessário para realizar uma análise SSN precisa em seu projeto de Intel FPGA. Ele também descreve as técnicas e configurações de otimização SSN do software Intel Quartus Prime Standard Edition.

Usando o software Intel® Quartus® Prime Standard Edition: uma introdução

Você aprenderá como usar o software Intel® Quartus® Prime Standard Edition para desenvolver um projeto Intel FPGA. Você criará um novo projeto, executará configurações e atribuições do usuário, compilará, simulará e configurará seu dispositivo para ver o projeto funcionando no sistema.

• Curso de treinamento sob demanda de 80 minutos

Neste treinamento, aprenda sobre o Planejador de interface, anteriormente conhecido como BluePrint, uma ferramenta fácil de usar no software Intel® Quartus® Prime Pro Edition que usa o poder do Fitter para criar uma planta baixa legal em minutos. Faça designações de localização de recursos legais garantidas de interface a interface em vez de pino a pino para reduzir seu ciclo de planejamento de E/S.

• Curso de treinamento sob demanda de 39 minutos

Consulte uma demonstração rápida sobre as ferramentas de atribuição de E/S do software Quartus® II. Você aprenderá como usar os recursos do Planejador de interface encontrados no software Intel Quartus Prime Pro Edition.

• Demonstração de 4 minutos

Descreve o suporte para ferramentas de design de PCB opcionais de terceiros da Siemens EDA and Cadence*. Inclui também informações sobre análise de integridade de sinal e simulações com modelos HSPICE e IBIS.

O software Mentor Graphics* I/O Designer permite que você aproveite todo o projeto, criação, edição e fluxo de função de símbolo de FPGA suportados pelas ferramentas Mentor Graphics*.

Este capítulo descreve o planejamento eficiente e a atribuição de pinos de E/S em seu dispositivo alvo. Considere os padrões de E/S, regras de colocação de pinos e as características do PCB no início da fase de projeto.

Este documento contém um tutorial passo a passo e uma lista de diretrizes de melhores práticas para projetar e analisar uma rede de distribuição de energia (PDN).

Inclui informações e sugestões para projetar e expor placas de alta velocidade com recursos da Intel FPGAs.

Fornece informações gerais sobre projeto de placa de alta velocidade.

Ferramenta de rede de distribuição de energia (PDN)

A ferramenta de projeto de rede de distribuição de energia (PDN) fácil de usar é uma ferramenta gráfica usada com todos os FPGAs Intel® para otimizar o PDN no nível da placa. O objetivo da PDN de nível de placa é distribuir energia e devolver correntes do módulo de regulação de tensão (VRM) para as fontes de alimentação FPGA e suportar a integridade de sinal e FPGA desempenho ideais do transceptor.

Com a velocidade operacional cada vez maior de interfaces em projetos de FPGA tradicionais, as margens de integridade de tempo e sinal entre o FPGA e outros dispositivos da placa devem estar dentro da especificação e tolerância antes de construir uma PCB.

O software Intel® Quartus® Prime pode exportar dois tipos diferentes de modelos de E/S que são úteis para diferentes situações de simulação, modelos IBIS e modelos HSPICE.

Neste treinamento, você aprenderá sobre a necessidade de simulação e análise de integridade de sinal precisas ao projetar PCBs de alta velocidade usando Intel® FPGA transceptores.

• Curso de treinamento sob demanda de 14 minutos