O Analisador de temporização é um analisador de tempo estático com força ASIC que suporta o formato de Synopsys Design Constraints® (SDC) padrão do setor. Esta página oferece links para recursos nos quais você pode saber mais sobre o Analisador de temporização.
Para uma breve visão geral do Analisador de temporização, consulte a seção Analisador de temporização na página Intel® Quartus® prime do recurso Software de projeto Prime.
Recursos do analisador de tempo
A Tabela 1 oferece links para a documentação disponível no Analisador de temporização.
Tabela 1. Documentação do analisador de temporização
Descrição do título | |
---|---|
AN775: Diretrizes de geração de informações de temporização de E/S | Essa Nota de Aplicativo demonstra técnicas para gerar informações de sincronização de E/S para qualquer dispositivo que use o software Intel® Quartus® Prime. |
Analisador de temporização (PDF) (Edição Pro) |
O Intel® Quartus® Prime Pro Edition Timing Analyzer usa a metodologia de restrição e análise padrão do setor para relatar todos os tempos necessários de dados, tempos de chegada de dados e tempos de chegada do clock para todos os caminhos de registro para registro, E/S e redefinição assíncronos em seu projeto. |
Analisador de temporização (PDF) (Edição padrão) |
O Intel® Quartus® Prime Standard Edition Timing Analyzer usa a metodologia de restrição e análise padrão do setor para relatar todos os tempos necessários de dados, tempos de chegada de dados e tempos de chegada do clock para todos os caminhos de registro para registro, E/S e redefinição assíncronos em seu projeto. |
Aplicando exceções de vários ciclos no Analisador de temporização (PDF) | Esta nota de aplicação detalha como aplicar exceções de vários ciclos no Analisador de temporização. |
Livro de receitas do analisador de temporização do Quartus Prime (PDF) | Este livro de receitas fornece vários exemplos de design e modelos mostrando como aplicar restrições de tempo a vários circuitos de projeto. |
Tutorial de início rápido do analisador de temporização (PDF) | Este tutorial fornece uma introdução rápida ao Analisador de temporização. |
Manual de referência da API do SDC e do Analisador de temporização (PDF) | Este manual de referência fornece uma lista de todos os comandos SDC suportados pelo Analisador de temporização, bem como a API completa de linguagem de comando de ferramentas (Tcl). |
AN 471: Análise de PLL FPGA de alto desempenho com o analisador de temporização (PDF) | Esta nota de aplicação descreve como analisar e restringir loops de bloqueio de fase (PLLs) usando o Analisador de temporização. |
Publicação técnica De execução de análise de tempo equivalente entre o Altera Analisador de temporização e o Xilinx Trace (PDF) | Esta publicação técnica mostra como realizar análises de tempo estática equivalentes entre o Analisador de temporização de Altera e o Trace da Xilinx. |
Analisador de clock do analisador de temporização | Fornece informações detalhadas sobre a análise de clock, incluindo a derivação de equações para análise de temporização. |
Exceções do analisador de temporização | Oferece uma visão geral das exceções do SDC do Analisador de tempo e suas prioridades. |
Coleções de analisador de temporização | Mostra a lista de todas as coleções suportadas (uma parte central do Analisador de temporização). |
GUI do analisador de temporização | Familiariza você com a GUI do Analisador de temporização e seus recursos. |
A Tabela 2 oferece links para treinamento e demonstrações disponíveis no Analisador de temporização.
Tabela 2. Treinamento e demonstrações do analisador de temporização
Descrição do título | |
---|---|
Analisador de temporização (inglês) (Curso online) |
Você aprenderá os principais aspectos da GUI do analisador de temporização no software Intel® Quartus® Prime Pro v. 20.3, com ênfase na avaliação de relatórios de tempo. Este é um curso on-line de 1,5 hora. |
Restrição de interfaces síncronos de fonte (Curso online) |
Este treinamento mostrará como restringir e analisar interfaces síncronos de fonte de taxa de dados única com o Analisador de temporização no software Intel® Quartus® Prime. Você aprenderá os benefícios das interfaces síncronos de origem em comparação com as interfaces comuns do sistema de clock. Você poderá escrever Synopsys* Design Constraints (SDC) para restringir entradas e saídas síncronos de fonte de taxa de dados únicas. Este é um curso online de 1 hora. |
Restrição de interfaces síncronos de fonte de taxa de dados dupla (Curso online) |
Este treinamento fornece uma introdução a interfaces de taxa de dados dupla e alguns dos desafios envolvidos na restrição delas. Você aprenderá sobre restrições de clock, restrições de dados e exceções de temporização para interfaces DDR de entrada e saída. Por fim, você aprenderá como analisar o tempo de interface síncrono de fonte DDR com o analisador de temporização do Analisador de temporização do Analisador de temporização. Este é um curso on-line de 30 minutos. |
O Software Intel® Quartus® Prime: fundamentos (Curso com instrutor) |
Aprenda a usar o software Intel® Quartus® Prime para desenvolver um projeto FPGA ou CPLD do projeto inicial à programação do dispositivo. Você criará um novo projeto, inserirá arquivos de projeto novos ou existentes e compilaremos seu projeto. Você aprenderá como pesquisar informações de compilação, usar configurações e atribuições para ajustar os resultados da compilação e gerenciar atribuições relacionadas a E/S. Este é um curso de 8 horas com instrutor. |