Centro de recursos do núcleo RapidIO IP
Suporte e recursos para duas funções Serial RapidIO e função MegaCore rapidIO II. Descubra guias de usuário, notas, links relacionados e muito mais.
Funções MegaCore RapidIO
- Função MegaCore do RapidIO II está em conformidade com a Revisão de Especificação RapidIO 2.2.
- Separações físicas, de transporte e de camada lógica (arquitetura modular)
- Sequência IDLE2 — símbolo de controle longo
- Taxas de via de 1,25, 2,5, 3,125, 5,0 e 6,25 Gbaud com larguras de conexão 1x, 2x e 4x
- Função MegaCore do RapidIO está em conformidade com as revisões 1.3/2.1 da especificação RapidIO
- Separações físicas, de transporte e de camada lógica (arquitetura modular)
- Sequência IDLE1 — símbolo de controle curto
- Taxas de via de 1,25, 2,5, 3,125 e 5,0 Gbaud com larguras de link de 1x e 4X
Para detalhes de suporte ao dispositivo, como taxas de via, larguras de conexão e graus de velocidade, consulte os guias do usuário da função MegaCore RapidIO.
As soluções, que incluem núcleos RapidIO IP configuráveis e placas de desenvolvimento, permitem que você se concentre nas funções principais do projeto do sistema, fornecendo:
- Implementação de protocolo simples e rápida
- Riscos de projeto reduzidos
- Tempo de desenvolvimento reduzido
- Platform designer para interconexão de sistema
Projetos de referência
- Projeto de referência de SRIO para TI 6482 DSP
- Projeto de referência de SRIO para TI 6488 DSP
- Projeto de referência de reconfiguração de taxa de dados dinâmica RapidIO para dispositivos Stratix IV GX
- Exemplo de projeto: Ponte de host de manutenção para agente de manutenção do sistema
- Exemplo de projeto: implementação personalizada usando interface de passagem Avalon®-ST
Banco de dados de conhecimentos
O banco de dados de conhecimento fornece soluções de suporte, respostas para perguntas frequentes e informações sobre problemas conhecidos referentes ao RapidIO.
Veja as soluções visualizadas com frequência:
- O SRIO MegaCore fornece qualquer plataforma para implementar algumas funções de camada lógica personalizadas ou meu próprio módulo NREAD/NWRITE personalizado?
- Por que a ordem dos pacotes de link SRIO difere da ordem da camada de aplicativo?
- O RapidIO é capaz de se recuperar de uma barra de cabos e restabelecer uma ligação SRIO?
- Eu posso conectar a interface do agente de manutenção do sistema no meu projeto SRIO ao solo se eu não o estiver usando para reduzir o consumo total do elemento lógico (LE)?
- Como o sinal de solicitação de espera da porta de E/S Avalon-MM responde a um burst de gravação contínua?
Kits de desenvolvimento
Os seguintes kits de desenvolvimento estão disponíveis para a função MegaCore rapidIO:
- Kit de desenvolvimento da integridade do sinal do transceptor Intel® Arria® 10 GX
- Kit de desenvolvimento FPGA Intel® Arria® 10 GX
- Kit de desenvolvimento Intel® Stratix® 10 GX FPGA
- Kit de desenvolvimento de DSP Stratix® V
- Kit de desenvolvimento da integridade do sinal do transceptor Stratix® V GT
- Kit de desenvolvimento da integridade do sinal do transceptor Stratix® V GX
- Kit de desenvolvimento FPGA Stratix® V GX
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.