Suporte ao processamento de sinais digitais

As evoluções na tecnologia estão melhorando além dos recursos tradicionais de dispositivos de processamento de sinal digital programável (DSP). O grau de flexibilidade oferecido pela lógica programável e os benefícios de throughput associados tornam os FPGAs e PLDs cada vez mais atraentes para aplicações com fome de desempenho.

Em sistemas multicanais modernos, onde dados semelhantes chegam a taxas de amostragem muito altas e estão sujeitos a transformações algorítmicas simultâneas, implementações de FPGA com altas taxas de I/O e estruturas paralelas fornecem um benefício tangível a uma fração do custo de uma abordagem DSP baseada em vários processadores.

O conjunto de documentação DSP da Intel® FPGA apresenta o fluxo de design comumente usado na comunidade de design FPGA.

{"collectionRelationTags":{"relations":{"EXCLUDE":["etm-3bb2fede81914ffabfb7e39c78121719","etm-ececc448f2f54f0e87cdf5558856b275"],"AND":["etm-A6C81F72-0CF7-4690-B65E-8F3252B66B85"]},"featuredIds":[]},"collectionId":"653151","resultPerPage":25.0,"filters":[{"facetId":"ContentType","type":"ContentType","deprecated":true,"name":"ContentType","position":0},{"facetId":"fpgadevicefamily","type":"fpgadevicefamily","deprecated":true,"name":"fpgadevicefamily","position":1},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":2}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","collectionGuids":["etm-A6C81F72-0CF7-4690-B65E-8F3252B66B85"],"cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"coveoSplitSize":500,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":true,"dateColumn":true,"versionColumn":true,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"Data","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"Versão","width":135,"selected":true}],"updateCollateralMetadataEnabled":true,"relatedAssetsEnable":true,"disableExpandCollapseAll":false,"enableRelatedAssetsOnExpandAll":false,"disableBlueBanner":false,"isICS":false,"isUPE":false}

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.