Centro de suporte para Ethernet
O Centro de suporte Ethernet IP fornece informações sobre como selecionar, projetar e implementar links Ethernet. Há também diretrizes sobre como abrir o seu sistema e depurar os links Ethernet. Esta página é organizada em categorias que se alinham com um fluxo de projeto do sistema Ethernet do início ao fim.
Obtenha recursos de suporte para Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 e Intel® Cyclone® 10 dispositivos das páginas abaixo. Para outros dispositivos, pesquise nos seguintes links: Índice de documentação FPGA, cursos de treinamento, vídeos rápidos, exemplos de projetos e base de conhecimento.
Diagrama de blocos de implementação de projeto Ethernet
1. Seleção de Dispositivos e IP
Que família Intel® FPGA eu deveria usar?
Consulte a Tabela 1 para entender o suporte ao núcleo de propriedade intelectual (IP) Ethernet para dispositivos Intel Agilex, Intel Stratix 10, Intel Arria 10 e Intel Cyclone 10. Compare entre os quatro dispositivos para selecionar o dispositivo certo para a implementação do seu subsistema Ethernet.
Tabela 1 — Suporte para dispositivos e núcleos IP
Família de dispositivos |
Tipo de bloco (apenas Intel Agilex® 7 dispositivo) |
Núcleo de IP |
Interface elétrica |
Correção de erro de encaminhamento |
Protocolo de tempo de precisão 1588 |
Autonegoriação/treinamento de link |
---|---|---|---|---|---|---|
Intel Agilex® 7 |
E-Tile |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR AUI 25GBASE-R Link do consórcio de 25GBASE-R 10GBASE-KR 10GBASE-CR |
Reed Salomão (528, 514) Reed Salomão (544, 514) |
✓ |
✓ |
|
F-Tile |
Guia do usuário da Ethernet de velocidade tripla Tile F Intel® FPGA IP |
10BASE-T 100BASE-T 1000BASE-T |
X |
✓ |
✓ |
|
F-Tile | Guia do usuário do MAC Intel® FPGA IP Ethernet de baixa latência de 10 G F-Tile | NBASE-T | X
|
✓ | X | |
F-Tile | F-Tile Ethernet Multitafas guia do usuário Intel® FPGA IP | NBASE-T |
|
✓ | ✓ | |
F-Tile | F-Tile 1 G/2,5 G/5 G/10 G Multitafas Guia do usuário Ethernet PHY Intel® FPGA IP | NBASE-T | NA | ✓ | ✓ | |
F-Tile | Guia do usuário do Intel FPGA IP Ethernet 25 G F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guia do usuário da Ethernet 50 G Ethernet 50 G de baixa latência F-Tile Intel® FPGA IP | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guia do usuário do Intel® FPGA IP Ethernet de baixa latência de 100 G F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guia do usuário do Intel® FPGA Hard IP Ethernet F-Tile | 10GBASE-KR, 10GBASE-CR 10GBASE-LR, 25GBASE-KR 25GBASE-CR, 25GBASE-R, 25GAUI-1, 40GBASE-KR4 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR1, 50GBASE-CR1, 50GBASE-KR2, 50GBASE-CR2,50GAUI-1, 50GAUI-2, 100GBASE-KR1, 100GBASE-CR1, 100GBASE-KR2, 100GBASE-CR2, 100GBASE-KR4, 100GBASE-CR4, 100GAUI-1, 100GAUI-2100GAUI-4, CAUI-2, CAUI-4, 200GBASE-KR2, 200GBASE-CR2, 200GBASE-KR4, 200GBASE-CR4, 200GAUI-2200GAUI-4, 2200GAUI-8, 400GBASE-KR4, 400GBASE-CR4, 400GAUI-4, 400GBASE-KR8, 400GBASE-CR8, 400GAUI-8 |
|
✓ | ✓ | |
F-Tile |
Guia do usuário do subsistema Ethernet Intel® FPGA IP | 10GBASE-KR, 10GBASE-CR, 10GBASE-R, 25GBASE-KR, 25GBASE-CR, AUI 25GBASE-R, Link do consórcio 25GBASE-R, 40GBASEKR-4, 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-2, 50GAUI-1, 100GBASE-KR4, 100GBASE-CR4, CAUI-4, CAUI-2, CAUI-1, 200GAUI-4, 200GAUI-2, 200GAUI-8, 400GAUI-8, 400GAUI-4 |
|
✓ | ✓ | |
Família de dispositivos |
Tipo de bloco (apenas dispositivo Intel® Stratix® 10) |
Núcleo de IP |
Interface elétrica |
Correção de erro de encaminhamento |
Protocolo de tempo de precisão 1588 |
Autonegoriação/treinamento de link |
Intel® Stratix® 10 GX/SX/MX/TX/DX |
L-Tile e H-Tile |
Intel® FPGA IP Ethernet de velocidade tripla |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
L-Tile e H-Tile |
Intel FPGA IP MAC Ethernet de baixa latência de 10 G |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Firecode FEC |
✓ |
✓ |
|
L-Tile e H-Tile |
Intel FPGA IP 10GBASE-R |
|||||
L-Tile e H-Tile |
PHY 10GBASE-KR Intel FPGA IP |
|||||
L-Tile e H-Tile |
Ethernet multitaxa PHY 1 G/2,5 G/5 G/10 G Intel FPGA IP |
|||||
L-Tile e H-Tile |
Intel FPGA IP Ethernet de 40 Gbps de baixa latência |
40G-BASE-R4 |
Firecode FEC |
|
✓ |
|
H-Tile |
Hard IP Tile H Intel® FPGA para Ethernet |
50G-BASE-R2 100G-BASE-R4 |
|
|
✓ |
|
L-Tile e H-Tile |
Ethernet 25 G Intel Stratix 10 FPGA IP Veja o guia do usuário do núcleo IP |
25GBASE-SR 10GBASE-R |
Reed Salomão (528, 514) |
✓ |
|
|
L-Tile e H-Tile |
Intel FPGA IP Ethernet de baixa latência de 100 Gbps |
100G-BASE-R4 |
Reed Salomão (528, 514) |
|
|
|
E-Tile |
Guia do usuário Tile E Hard IP para Ethernet Intel FPGA IP Guia do usuário do exemplo de projeto Tile E Hard IP para Ethernet Intel Stratix 10 FPGA IP |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR AUI 25GBASE-R Link do consórcio de 25GBASE-R 10GBASE-KR 10GBASE-CR |
Reed Salomão (528, 514) Reed Salomão (544, 514) |
✓ |
✓ |
|
Família de dispositivos |
Núcleo de IP |
Interface elétrica |
Correção de erro de encaminhamento |
Protocolo de tempo de precisão 1588 |
Autonegoriação/treinamento de link |
|
Intel® Arria® 10 GX/GT/SX |
Intel FPGA IP Ethernet de velocidade tripla |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
Intel FPGA IP MAC Ethernet de baixa latência de 10 G |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Firecode FEC |
✓ |
✓ |
||
Intel FPGA IP 10GBASE-R |
||||||
XAUI PHY Intel FPGA IP |
||||||
1 G/10 GbE e 10GBASE-KR PHY Intel FPGA IP |
||||||
Ethernet multitaxa PHY 1 G/2,5 G/5 G/10 G Intel FPGA IP Veja o guia do usuário do núcleo IP |
||||||
Intel FPGA IP Ethernet de 40 Gbps de baixa latência |
40G-BASE-R4 |
Firecode FEC |
✓ |
✓ |
||
Intel FPGA IP Ethernet de baixa latência de 100 Gbps |
100G-BASE-R10 100G-BASE-R4 |
Reed Salomão (528, 514) |
✓ |
|
||
Intel FPGA IP Ethernet de 25 Gbps |
25G-BASE-R1 |
Reed Salomão (528, 514) |
✓ |
|
||
Intel FPGA IP Ethernet de 50 Gbps |
50G-BASE-R2 |
|
|
|
||
Família de dispositivos |
Núcleo de IP |
Interface elétrica |
Correção de erro de encaminhamento |
Protocolo de tempo de precisão 1588 |
Autonegoriação/treinamento de link |
|
Intel® Cyclone® 10 LP/GX |
Intel FPGA IP Ethernet de velocidade tripla |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
Intel FPGA IP MAC Ethernet de baixa latência de 10 G (Intel Cyclone® apenas 10 GX) |
10GBASE-R |
|
✓ |
|
Consulte os respectivos guias de usuário para entender e descobrir se os vários recursos listados na tabela acima são mutuamente exclusivos. Por exemplo: Intel FPGA IP para Ethernet de baixa latência de 100 Gbps (para Intel Arria 10 dispositivos) não permite que você ative o RS-FEC e o PTP 1588 simultaneamente.
2. Fluxo de projeto e integração de IP
Onde posso encontrar informações sobre integração de IP?
Consulte a seção Getting Started do guia do usuário do núcleo IP escolhido. Você pode também se referir aos seguintes documentos para obter detalhes:
Intel Arria 10 dispositivos
- AN 735: Intel® FPGA Diretrizes de migração do núcleo MAC IP Ethernet de baixa latência de 10 G
- AN 795: Implementando diretrizes para o subsistema Ethernet 10 G usando núcleo MAC IP de 10 G de baixa latência em dispositivos Arria® 10
- AN 808: Migrando diretrizes de 10 Intel Arria® para 10 Intel Stratix® 10 para um subsistema Ethernet de 10 G
Intel Stratix 10 dispositivos
Intel Agilex dispositivos
Qual núcleo Ethernet IP eu devo usar?
Intel® FPGA IP para Ethernet
O portfólio Intel FPGA IP para Ethernet contém vários tipos de IP para suportar taxas de dados de 10 Mbps a 100 Gbps. As soluções Ethernet IP abrangem o Controlador de acesso de mídia e núcleo PHY IP, que inclui tanto a conexão de meio físico (PMA) quanto a subcamada de codificação física (PCS). Para obter mais informações, consulte os seguintes guias de usuário:
Intel Agilex dispositivos
- Guia do usuário para Tile E Intel® Hard IP para Ethernet Intel FPGA IP
- Guia do usuário do transceptor PHY Intel E-Tile
- Ferramenta de posicionamento do canal Intel E-Tile
- Folha de dados do dispositivo Intel Agilex® 7
Intel Stratix 10 dispositivos
- Guia do usuário do núcleo Ethernet de velocidade tripla IP Intel FPGA
- Intel FPGA guia do usuário do núcleo MAC IP Ethernet de baixa latência de 10 G
- Guia do usuário do núcleo Ethernet multitaxa PHY IP Intel Stratix 10 de 1 G/2,5 G/5 G/10 G
- Guia do usuário do núcleo Intel Stratix 10 10GBASE-KR PHY IP
- Guia do usuário do núcleo IP Ethernet 40 Gbps de baixa latência Intel Stratix 10
- Guia do usuário do núcleo IP Ethernet Intel Stratix 10 de baixa latência de 100-Gbps
- Guia do usuário do Tile E Intel Stratix 10 Hard IP para Ethernet Intel FPGA IP
- Guia do usuário do transceptor PHY Intel Stratix 10 E-Tile
- Guia do usuário Intel Stratix Tile H Hard IP para Ethernet Intel FPGA IP
- Guia do usuário do transceptor PHY Intel Stratix 10 L e H-Tile
- Ficha técnica do dispositivo Intel Stratix 10
- Ferramenta de posicionamento do canal Intel E-Tile
Intel Arria 10 dispositivos
- Guia do usuário do núcleo Ethernet de velocidade tripla IP Intel FPGA
- Intel FPGA guia do usuário do núcleo MAC IP Ethernet de baixa latência de 10 G
- Guia do usuário do núcleo Ethernet 25 Gbps IP
- Guia do usuário do núcleo Ethernet 50 Gbps IP
- Guia do usuário do núcleo IP Ethernet 40 Gbps de baixa latência
- Guia do usuário do núcleo IP Ethernet de baixa latência de 100 Gbps
- Guia do usuário da Ethernet MAC de baixa latência de 40 e 100 Gbps e função PHY MegaCore
Intel Cyclone 10 dispositivos
3. Projeto de placa e gerenciamento de energia
Diretrizes para a conexão de pinos
Intel Cyclone 10 dispositivos
Intel Arria 10 dispositivos
Intel Stratix 10 dispositivos
Intel Agilex dispositivos
Revisão esquemática
Intel Cyclone 10 dispositivos
Intel Arria 10 dispositivos
Intel Stratix 10 dispositivos
Intel Agilex dispositivos
Diretrizes de projeto da placa
- Teste de layout da placa
- AN 114: Diretrizes de projeto de placas para pacotes de dispositivos programáveis da Intel®
- AN 766: Dispositivos Intel Stratix 10, Diretrizes de design de layout de interface de sinal de alta velocidade
- AN 613: Considerações de projeto em pilha de PCB para a Intel FPGAs
- AN 875: Diretrizes de projeto de PCB Intel Stratix 10 E-Tile
- AN 886: Diretrizes de projeto de dispositivos Intel Agilex® 7
- guia do usuário Intel Agilex® 7 gerenciamento de energia
- Diretrizes de projeto de integridade de sinal de interface serial de alta velocidade da família de dispositivos Intel Agilex® 7
- AN 910: Diretrizes de projeto da rede de distribuição de energia Intel Agilex® 7
Estimador de consumo de energia inicial
Diretrizes de energia térmica
Diretrizes de sequenciamento de energia
4. Exemplos de design e projetos de referência
Intel Arria 10 dispositivos
- Ethernet de velocidade tripla
- AN647: Design de referência de Ethernet de velocidade tripla de porta única e chip PHY integrado
- AN-744: Design de referência Ethernet de velocidade tripla escalável para dispositivos Intel Arria 10
- Ethernet de velocidade tripla Intel Arria 10 e exemplo de projeto PHY nativo
- Intel Arria Ethernet de velocidade tripla com exemplo de projeto PHY IEEE 1588v2 e PHY nativo
- Ethernet 10 G
- AN 699: Usando o kit de ferramentas de design Ethernet Intel® FPGA
- AN794: Design de referência Ethernet de baixa latência de 10 G MAC Intel Arria 10 G e XAUI PHY
- AN 701: MAC Ethernet de baixa latência escalável de 10 G usando PHY Intel Arria 10 1 G/10 G
- AN 838: Interoperabilidade entre Intel Arria solução Ethernet NBASE-T 10 com projeto de referência Ethernet Aquantia PHY
- Exemplo de projeto Ethernet multi-velocidade de 10 M-10 G escalável com SoC Intel Arria 10
- INTEL ARRIA 10 MAC Ethernet escalável 10 G + PHY nativo com exemplo de projeto IEEE 1588v2
Intel Stratix 10 dispositivos
- Ethernet de velocidade tripla
- AN830: Intel FPGA Ethernet de velocidade tripla e design de referência de chip PHY integrado
- Ethernet de 1 G/2,5 G
- Exemplo de projeto Ethernet 1 G/2,5 G para Intel Stratix 10
- Ethernet 10 G
- Intel FPGA IP para guia do usuário de exemplo de projeto MAC Ethernet de baixa latência de 10 G
- Ethernet 40 G
- Intel FPGA IP para guia do usuário de exemplo de projeto Ethernet de baixa latência de 40 Gbps
- Hard IP Tile H Intel FPGA para Ethernet
- Guia do usuário do exemplo de projeto
- Ethernet 100 G
- Intel FPGA IP para o guia do usuário do exemplo de projeto Ethernet de baixa latência de 100 Gbps
- Hard IP do bloco E para Ethernet Intel Stratix 10
- Guia do usuário do exemplo de projeto FPGA IP
Intel Agilex 7 dispositivos
- Hard IP do bloco E para dispositivos Intel Agilex Ethernet
- IP Ethernet de velocidade tripla
- Guia do usuário do exemplo de projeto Ethernet de velocidade tripla Intel® FPGA IP F-Tile
- Ethernet 10 G IP
- Ethernet 25 G IP
- Tile F Ethernet Hard IP
5. Depuração
Ferramentas
Inspetor de links Ethernet Intel Stratix 10 dispositivos
O Ethernet Link Inspector consiste em duas sub-ferramentas:
- Link Monitor (Monitor de link) - permite que você monitore continuamente a integridade dos links Ethernet entre o dispositivo Intel Stratix 10 e o parceiro de link. Alguns dos principais recursos que você pode monitorar são: Resumo do status do link (bloqueio de CDR, frequência recuperada da RX, bloqueio de alinhamento de vias etc.) Estatísticas de pacote MAC, estatísticas de FEC etc.
- Análise de link — permite que você tenha transparência na sequência de ativação do link (como Negociação automática, Treinamento de link etc.) ou qualquer outro evento capturado no arquivo Analisador lógico Signal Tap. Configure & capture o arquivo Analisador de lógica signal tap para um determinado evento e, em seguida, use a Análise de link para importar o evento capturado & estudo Intel Stratix comportamento de 10 durante esse evento.
Para acessar o Ethernet Link Inspector para obter uma versão específica do Intel® Quartus® software, consulte a tabela abaixo.
- Para o modelo de uso de suporte de dispositivos e IP, consulte a seção "Núcleos IP e dispositivos com suporte 1.2" no guia do usuário do Ethernet Link Inspector relevante.
Arquivos de ferramentas |
Intel Quartus versão do software |
Guia do usuário |
---|---|---|
software Intel Quartus 19.1 e acima (L, H e E-Tiles) |
Guia do usuário do Ethernet Link Inspector para dispositivos Intel® Stratix® 10 |
|
software Intel Quartus 18.0 a 18.1.2 (L, H, e E-Tiles) |
Arquivos do guia do usuário do Ethernet Link Inspector para Ethernet Link Inspector Packages v4.1 e v1.1 | |
software Intel Quartus 17.1 e anteriores (L e H-Tiles) |
Arquivos do guia do usuário do Ethernet Link Inspector para Ethernet Link Inspector Packages v4.1 e v1.1 |
Notas de versão do núcleo de propriedade intelectual (IP)
Intel Cyclone 10 dispositivos
- Notas de versão do núcleo Ethernet de velocidade tripla IP Intel FPGA
- Intel FPGA notas de versão de núcleo MAC IP Ethernet de baixa latência de 10 G
Intel Arria 10 dispositivos
- Notas de versão do núcleo Ethernet de velocidade tripla IP Intel FPGA
- Intel FPGA notas de versão de núcleo MAC IP Ethernet de baixa latência de 10 G
- Notas de versão de versão 1G/10G e Ethernet Backplane 10GBASE-KR PHY
- Notas de versão de núcleo Ethernet multitaxa PHY IP de 1 G/2,5 G/5 G/10 G
- Notas de versão do núcleo Ethernet 25 G IP
- Notas de versão do núcleo IP Ethernet 40 Gbps de baixa latência
- Notas de versão do núcleo IP Ethernet de baixa latência de 100 Gbps
Intel Stratix 10 dispositivos
- Notas de versão do núcleo Ethernet de velocidade tripla IP Intel FPGA
- Intel FPGA notas de versão de núcleo MAC IP Ethernet de baixa latência de 10 G
- Notas da versão Intel Stratix 10 10GBASE-KR PHY
- Notas de versão de núcleo Tile H Intel Stratix 10 Hard IP para núcleo Ethernet IP
- Notas de versão de núcleo IP Ethernet 40 Gbps de baixa latência de 40 Gbps Intel Stratix
- Notas de versão de núcleo IP Ethernet 10 de baixa latência de 100 Gbps Intel Stratix
- Tile E Intel Stratix 10 Hard IP para Ethernet Intel FPGA IP Notas de versão
Intel Agilex dispositivos
Guias de análise de árvore de falha
Soluções da base de conhecimento
Intel Cyclone 10 dispositivos
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de velocidade tripla)
- Pesquise a base de conhecimentos (Intel FPGA IP para MAC Ethernet de baixa latência de 10 G)
Intel Arria 10 dispositivos
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de velocidade tripla)
- Pesquise a base de conhecimentos (Intel FPGA IP para MAC Ethernet de baixa latência de 10 G)
- Pesquise a base de conhecimento (Intel FPGA IP para 1 G/10 G e Ethernet Backplane 10GBASE-KR PHY)
- Pesquise a base de conhecimentos (Intel FPGA IP para PHY multitaxa Ethernet 1 G/2,5 G/5 G/10 G)
- Pesquisar a base de conhecimentos (Intel FPGA IP para Ethernet 25 G)
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de baixa latência de 40 Gbps)
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de baixa latência de 100 Gbps)
Intel Stratix 10 dispositivos
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de velocidade tripla)
- Pesquise a base de conhecimentos (Intel FPGA IP para MAC Ethernet de baixa latência de 10 G)
- Pesquise a base de conhecimentos (Intel FPGA IP para PHY multitaxa Ethernet 1 G/2,5 G/5 G/10 G)
- Pesquisar a base de conhecimentos (Intel FPGA IP para Ethernet 25 G)
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de baixa latência de 40 Gbps)
- Pesquise a base de conhecimentos (Intel FPGA IP para Ethernet de baixa latência de 100 Gbps)
Intel Agilex dispositivos
Intel® FPGA Technical Training
6. Cursos e vídeos de treinamento
Intel® FPGA vídeos rápidos
Tópico |
Descrição |
---|---|
Como a solução de sistema 1588 Intel FPGA funciona em modos diferentes de clock |
Saiba mais sobre o novo projeto de referência de nível de sistema da Intel 1588 usando o Intel FPGA IP para MAC Ethernet 10 G com PHY BaseR de 10 G e software, que inclui a pilha DE PTP LinuxPTPv1.5, um pré-carregador, um driver MAC Ethernet de 10 Gbps e um driver PTP. |
Técnicas de depuração para um projeto Ethernet Intel FPGA Nios® II - Parte 1 |
Saiba mais sobre técnicas de depuração para projetos de processadores Ethernet ou Nios II. |
Técnicas de depuração para um projeto Ethernet Intel FPGA Nios II - Parte 2 |
Saiba mais sobre técnicas de depuração para projetos de processadores Ethernet ou Nios II. |
Como depurar Intel FPGA problema de negociação automática Ethernet de velocidade tripla |
Aprenda a usar a negociação automática para sincronizar periféricos Ethernet. |
Saiba como depurar problemas de sincronização de link Ethernet de velocidade tripla. |
|
Como migrar Intel FPGA Ethernet de velocidade tripla para Arria 10 dispositivos no software Quartus® |
Saiba como migrar núcleos ip para a família Intel Arria 10 FPGA usando o Intel FPGA IP para Ethernet de velocidade tripla como exemplo. |
Migração do MAC IP Ethernet de 10 G herdado para o novo MAC IP Ethernet de baixa latência de 10 G |
Saiba mais sobre o Intel FPGA IP para MAC Ethernet de baixa latência de 10 G e como migrar do Intel FPGA IP legado para MAC Ethernet de 10 G. |
Saiba como usar os recursos Ethernet no Shell UEFI após inicializar para a fase DXE. |
|
Demonstração de hardware de exemplo de projeto de 10G MAC + 1 G/10 G PHY escalável com 1588 |
Assista a uma demonstração no Intel FPGA IP para MAC Ethernet 10 G e a Intel® FPGA IP para PHY 1 G/10 G com o recurso IEEE 1588. Saiba como realizar o teste de hardware de projeto e como modificar o script tcl de hardware para especificar a finalidade do teste. |
Assista ao vídeo da Ethernet 2,5 G IP Chalk Talk. |
Outras tecnologias
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.