Intel® Arria® 10 FPGA — Exemplo de design De DisplayPort UHD Scaler e Mixer

Intel® Arria® 10 FPGA — Exemplo de design De DisplayPort UHD Scaler e Mixer

714642
3/6/2017

Introdução

O projeto é executado em um Kit de desenvolvimento FPGA Intel® Arria® 10 GX. A placa filha FMC Bitec é usada para receber dados de vídeo da unidade de processador gráfico (GPU) na placa gráfica do PC e transmitir dados de vídeo para um monitor. Este projeto de referência recebe dados de vídeo (resolução de 1080p ou 2160p) através do link DisplayPort RX. O vídeo recebido é convertido para o fluxo de vídeo de transmissão de Avalon® (Avalon-ST), em escalonamento up ou inferior, e armazenado na memória externa. A imagem com buffer é então mista com um fundo com barra de cores 3840 x 2160 e um ícone de OSD, e é enviada para a fonte DisplayPort. A imagem combinada é transmitida para um monitor compatível com DisplayPort por meio de um link DisplayPort TX.

Detalhes do projeto

Família de dispositivos

FPGAs Intel® Arria® 10 e FPGAs SoC

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus Version

16.1

Núcleos IP (52)
Núcleo de IP Categoria do núcleo de IP
Avalon FIFO Memory OnChipMemory
Nios II Gen2 Processor NiosII
Nios II Gen2 Processor Unit NiosII
DisplayPort AudioVideo
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
JTAG UART ConfigurationProgramming
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Memory-Mapped Router QsysInterconnect
PIO (Parallel I/O) Other
On-Chip Memory (RAM or ROM) OnChipMemory
Interval Timer Peripherals
System ID Peripheral Other
Avalon-ST Data Format Adapter QsysInterconnect
Avalon-ST Video stream cleaner QsysInterconnect
Video Input Bridge AudioVideo
Clipper II (4K Ready) AudioVideo
Clocked Video Input II (4K Ready) AudioVideo
Clocked Video Output II (4K Ready) AudioVideo
Arria 10 External Memory Interfaces ExternalMemoryInterfaces
EMIF Core Component for 20nm Families ExternalMemoryInterfaces
Avalon-MM Pipeline Bridge QsysInterconnect
Mixer II (4K Ready) AudioVideo
Scaler II AudioVideo
Scaler Algorithmic Core AudioVideo
Frame Buffer II (4K Ready) AudioVideo
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
Arria 10 FPLL ClocksPLLsResets
Altera GPIO Other
Altera GPIO Core Other
Altera IOPLL ClocksPLLsResets
Altera Arria 10 XCVR Reset Sequencer Other

Descrição detalhada

Prepare o modelo de projeto na GUI do Software Quartus® Prime (versão 14.1 e mais recente)


Nota: após baixar o exemplo de projeto, você deve preparar o modelo de projeto. O arquivo baixado é da forma de um arquivo <project>.par que contém uma versão compactada de seus arquivos de projeto (semelhante a um arquivo .qar) e metadados que descrevem o projeto. A combinação dessas informações é o que constitui um arquivo <project>.par. Nos lançamentos 16.0 ou mais recentes, você pode simplesmente clicar duas vezes no arquivo <project>.par e o Quartus iniciará esse projeto.


O segundo significa criar o modelo do projeto é por meio do Novo Assistente de projeto (Assistente de projeto > novo assistente de projeto). Após inserir o nome e a pasta do projeto no primeiro painel, o segundo painel pedirá que você especifique um projeto ou modelo de projeto vazio. Selecione o modelo de projeto. Você verá uma lista de projetos Design Templates que você carregou anteriormente, bem como vários "Baseline Pinout Designs" que contêm o pinagem e configurações para uma variedade de kits de desenvolvimento. Se você não encontrar seu modelo de projeto na lista, clique no link que afirma instalar os Design Templates circularam abaixo:



Navegue até o arquivo <project>.par baixado, clique em próximo, seguido de Finish, e seu modelo de projeto será instalado e exibido no painel Navegador do Projeto no Quartus.


Nota: quando um projeto é armazenado na Design Store como um modelo de projeto, ele é testado anteriormente com a versão declarada do software Quartus. A regressão garante que o modelo de projeto passe pelas etapas de análise/síntese/ajuste/montagem no fluxo de projeto do Quartus.



Prepare o modelo de projeto na linha de comando do software Quartus® Prime


Na linha de comando, digite o seguinte comando:

quartus_sh --platform_install -package <project directory>/<project>.par


Assim que o processo for concluído, digite:

quartus_sh --nome da plataforma <project>



Nota:

* Versão ACDS: padrão 16.1.0


Detalhes do projeto

Família de dispositivos

FPGAs Intel® Arria® 10 e FPGAs SoC

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus Version

16.1