Intel® Arria® 10 FPGA – MAC Ethernet escalável de 10 G + PHY nativo com exemplo de projeto IEEE1588v2

Intel® Arria® 10 FPGA – MAC Ethernet escalável de 10 G + PHY nativo com exemplo de projeto IEEE1588v2

715003
3/14/2017

Introdução

Este design de referência descreve um design Ethernet 10 G escalável com o recurso IEEE 1588v2 que demonstra as operações Ethernet do MAC Ethernet de baixa latência de 10 G Intel® FPGA IP e Intel Arria® 10 FPGA PHY nativo de 1 G/10 G, bem como o módulo soft FIFO 1588 10GBASE-R 1588 voltado para um kit de desenvolvimento de SI Intel Arria 10 FPGA. Ele fornece plataformas flexíveis de teste e demonstração nas quais os usuários podem controlar, testar e monitorar as operações Ethernet nos datapaths TX e RX.

Detalhes do projeto

Família de dispositivos

FPGAs Intel® Arria® 10 e FPGAs SoC

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus Version

16.1

Núcleos IP (28)
Núcleo de IP Categoria do núcleo de IP
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Clock Crossing Bridge QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Low Latency Ethernet 10G MAC Ethernet
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
Altera IOPLL ClocksPLLsResets
Arria 10 Transceiver ATX PLL TransceiverPLL
Altera Arria 10 XCVR Reset Sequencer Other
Altera In-System Sources & Probes SimulationDebugVerification

Descrição detalhada

Prepare o modelo de projeto na GUI do Software Quartus® Prime (versão 14.1 e mais recente)


Nota: após baixar o exemplo de projeto, você deve preparar o modelo de projeto. O arquivo baixado é da forma de um arquivo <project>.par que contém uma versão compactada de seus arquivos de projeto (semelhante a um arquivo .qar) e metadados que descrevem o projeto. A combinação dessas informações é o que constitui um arquivo <project>.par. Nos lançamentos 16.0 ou mais recentes, você pode simplesmente clicar duas vezes no arquivo <project>.par e o Quartus iniciará esse projeto.


O segundo significa criar o modelo do projeto é por meio do Novo Assistente de projeto (Assistente de projeto > novo assistente de projeto). Após inserir o nome e a pasta do projeto no primeiro painel, o segundo painel pedirá que você especifique um projeto ou modelo de projeto vazio. Selecione o modelo de projeto. Você verá uma lista de projetos Design Templates que você carregou anteriormente, bem como vários "Baseline Pinout Designs" que contêm o pinagem e configurações para uma variedade de kits de desenvolvimento. Se você não encontrar seu modelo de projeto na lista, clique no link que afirma instalar os Design Templates circularam abaixo:



Navegue até o arquivo <project>.par baixado, clique em próximo, seguido de Finish, e seu modelo de projeto será instalado e exibido no painel Navegador do Projeto no Quartus.


Nota: quando um projeto é armazenado na Design Store como um modelo de projeto, ele é testado anteriormente com a versão declarada do software Quartus. A regressão garante que o modelo de projeto passe pelas etapas de análise/síntese/ajuste/montagem no fluxo de projeto do Quartus.



Prepare o modelo de projeto na linha de comando do software Quartus® Prime


Na linha de comando, digite o seguinte comando:

quartus_sh --platform_install -package <project directory>/<project>.par


Assim que o processo for concluído, digite:

quartus_sh --nome da plataforma <project>



Nota:

* Versão ACDS: padrão 16.1.0


Detalhes do projeto

Família de dispositivos

FPGAs Intel® Arria® 10 e FPGAs SoC

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus Version

16.1